第8章中央处的理单元.ppt

8.5　时序信号产生器 微程序控制器中使用的时序信号产生器由时钟 源、环形脉冲发生器、节拍脉冲和读写时序译码逻 辑、启停控制逻辑等部分组成。 8.6　控制方式 控制方式： 即控制不同操作序列时序信号的方法。常用的有同步控制、异步控制、联合控制三种方式，其实质反映了时序信号的定时方式。 2.异步控制方式 其特点是：每条指令、每个操作控制信号需要多少时间就占用多少时间。这意味着每条指令的指令周期可由多少不等的机器周期数组成；也可以是当控制器发出某一操作控制信号后，等待执行部件完成操作后发“回答”信号，再开始新的操作。显然，用这种方式形成的操作控制序列没有固定的CPU周期数(节拍电位)或严格的时钟周期(节拍脉冲)与之同步。 3.联合控制方式 此为同步控制和异步控制相结合的方式。 情况（1）： 大部分操作序列安排在固定的机器周期中，对某些时间难以确定的操作则以执行部件的“回答”信号作为本次操作的结束; 情况（2）： 机器周期的节拍脉冲数固定,但是各条指令周期的机器周期数不固定。 8.7中断系统 8.8.1 流水线基本概念 1. 产品生产流水线 (1) 一个问题 假设某产品的生产需要4道工序，该产品生产车间以前只有1个工人，1套生产该产品的机器。该工人工作8小时，可以生产120件（即每4分钟生产1件）。 要将该产品日产量提高到480件，如何能实现目标？ 流水线的相关冲突 资源相关 取操作数与取指令都需要访问主存， 数据相关 后一条指令的操作数依赖于前一条指令的执行结果 控制相关 转移指令使得流水线发生中断 延迟转移法 预测转移法 第八章中央处理器小结 学习本章后，要理解并掌握以下内容： 1、CPU的功能和硬件组成 2、指令周期和CPU工作周期的概念 3、一个完整的指令周期中的信息流程 4、如何提高控制器的处理能力 5、什么是指令流水，影响流水线性能有哪些因素 6、什么是中断？中断系统需解决哪些问题？如何解决？ 7、区分下列概念：INTR、INT和EINT，向量地址和入口地址，中断隐指令，屏蔽技术 8、计算机为实现多重中断，需有哪些硬件支持 9、保护现场包括哪些内容，如何实现？ 本章结束: 继续学习第九章! 课堂练习与思考： 1、时序信号产生器提供机器所需的 时序信号,在硬联线控制器中,时序信号采用 三级体制,在微程序控制器中,一般采用 二级体制。 定时 主状态-节拍电位-节拍脉冲 节拍电位-节拍脉冲 2、CPU 从主存取出一条指令并执行该指令的时间叫 ，它通常包含若干个 ，而后者又包含若干个 。 组成多级时序系统。 指令周期 机器周期 节拍 3、在寄存器—寄存器型，寄存器—存储器型和存储器—存储器型三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？ 解答：寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。 8.7.1 概述 1. 引起中断的各种因素 (1) 人为设置的中断 (2) 程序性事故 如 转管指令 溢出、操作码不能识别、除法非法 (5) 外部事件 (4) I/O 设备 (3) 硬件故障 用 键盘中断 现行程序 转管指令 …… … 管理程序 2. 中断系统需解决的问题 (1) 各中断源 如何 向 CPU 提出请求 ？ (2) 各中断源 同时 提出 请求 怎么办 ？ (5) 如何 寻找入口地址 ？ (4) 如何 保护现场 ？ (3) CPU 什么 条件、什么 时间、以什么 方式 响应中断 ？ (6) 如何 恢复现场，如何 返回 ？ (7) 处理中断的过程中又 出现新的中断 怎么办 ？ 硬件 ＋ 软件 8.7.2 中断请求标记和中断判优逻辑 1. 中断请求标记 INTR 一个请求源 一个 INTR 中断请求标记触发器 多个INTR 组成 中断请求标记寄存器 INTR 分散 在各个中断源的 接口电路中 INTR 集中 在 CPU 的中断系统 内 1 2 3 4 5 n 掉电 过热 阶上溢 内存读写校验错 非法除法 键盘 打印机 2. 中断判优逻辑 ① 分散 在各个中