[信息与通信]ch4组合逻辑电路.ppt

第四章 组合逻辑电路 4.1概述 一、组合逻辑电路的特点 从功能上 从电路结构上 二、逻辑功能的描述 4.2 组合逻辑电路的分析方法和设计方法 4.2.2 组合逻辑电路的设计方法 一、逻辑抽象 分析因果关系，确定输入/输出变量 定义逻辑状态的含意（赋值） 列出真值表 二、写出函数式 三、选定器件类型 四、根据所选器件：对逻辑式化简（用门） 变换（用MSI） 或进行相应的描述（PLD） 五、画出逻辑电路图，或下载到PLD 六、工艺设计 例4：设计一个监视交通信号灯状态的逻辑电路 1. 抽象 输入变量: 红（R）、黄（A）、绿（G） 输出变量： 故障信号（Z） 2. 写出逻辑表达式 3. 选用小规模SSI器件 4. 化简 5. 画出逻辑图 4.3 若干常用组合逻辑电路 4.3.1 编码器 编码：将输入的每个高/低电平信号变成一个对应的二进制代码 普通编码器 优先编码器 一、普通编码器 特点：任何时刻只允许输入一个编码信号。 例：3位二进制普通编码器 利用无关项化简，得： 二、优先编码器 特点：允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。 例：8线-3线优先编码器 （设I7优先权最高…I0优先权最低） 实例：74HC148 选通信号 附加输出信号 4.3.2 译码器 真值表 集成译码器实例：74HC138 74HC138的功能表： 利用附加控制端进行扩展 例：用74HC138（3线—8线译码器） 4线—16线译码器 二、二—十进制译码器 将输入BCD码的10个代码译成10个高、低电平的输出信号 BCD码以外的伪码，输出均无低电平信号产生 例：74HC42 三、用译码器设计组合逻辑电路 1. 基本原理 3位二进制译码器给出3变量的全部最小项; 。。。 n位二进制译码器给出n变量的全部最小项; 任意函数 将n位二进制译码输出的最小项组合起来，可获得任何形式的输入变量不大于n的组合函数 2. 举例 例：利用74HC138设计一个多输出的组合逻辑电路，输出逻辑函数式为： 四、显示译码器 1. 七段字符显示器 如： 真值表 卡诺图 BCD－七段显示译码器7448的逻辑图 7448的附加控制信号： 灯测试输入 7448的附加控制信号： 灭零输入 7448的附加控制信号： 灭灯输入/灭零输出 输入信号，称灭灯输入控制端： 无论输入状态是什么，数码管熄灭 输出信号，称灭零输出端： 只有当输入 ，且灭零输入信号 时， 才给出低电平 因此 表示译码器将本来应该显示的零熄灭了 例：利用 和 的配合，实现多位显示系统的灭零控制 整数部分：最高位是0，而且灭掉以后，输出 作为次高位的 输入信号 小数部分：最低位是0，而且灭掉以后，输出 作为次低位的 输入信号 例：“双四选一”，74HC153 分析其中的一个“四选一” 例：用两个“四选一”接成“八选一” 二、用数据选择器设计组合电路 1. 基本原理 具有n位地址输入的数据选择器，可产生任何形式的输入变量不大于n+1的组合函数 例如： 4.3.4 加法器 2. 全加器：将两个1位二进制数及来自低位的进位相加 二、多位加法器 1. 串行进位加法器 优点：简单 缺点：慢 2. 超前进位加法器 三、用加法器设计组合电路 4.3.5 数值比较器 用来比较两个二进制数的数值大小 一、1位数值比较器 A,B比较有三种可能结果 2. 集成电路CC14585 实现4位二进制数的比较 3. 比较两个8位二进制数的大小 4.4 组合逻辑电路中的竞争-冒险现象 三、2线—4线译码器中的竞争-冒险现象 三、修改逻辑设计 例： Y=3X ？ D2 D1 D0 思考：已知X是3位二进制数（其值小于等于5），试实现Y=3X 并用7段数码管进行显示 ? 二、多位数值比较器 A2 B2 AB A0 = B0 A=B A0 B0 AB A0 B0 AB 比较两个多位数A和B，需从高向低逐位