数字示波器作者黄霖宇陈鹍侯碧波一等奖作品摘要本数字示波器.DOC

数字示波器 作者：黄霖宇、陈鹍、侯碧波 一等奖作品 摘要 本数字示波器以单片机和FPGA为核心，对采样方式的选择和等效采样技术的实现进行了重点设计，使作品不仅具有实时采样方式，而且采用随机等效采样技术实现了利用实时采样速率为1MHz的ADC进行最大200MHz的等效采样。同时系统还具有可测2mV小信号、波形存储回放、测频、触发沿选择、校准信号输出等功能。 Abstract This digital oscilloscope takes a MCU and FPGA as the core .We made emphases on the choice of the sampling methods and the implement of equivalent sampling, as a result, our design not only has the real-time sampling mode but also can reach the highest equivalent sample rate of 200 MHz using the real-time sample rate of 1 MHz, by way of random equivalent sampling. At the same time, this system has many other functions, such as 2mV small-signal measuring, storage and re-display of waveform, measuring frequency, selective trigger edge , output of the correction signal and so on. 一、总体方案设计 1．方案比较与选择 仔细分析题目要求，以实时采样速率为1MHz的ADC实现最大200MHz的等效采样，是本题的最大难点，也是设计的重点之一。此外，较宽的信号带宽（10Hz～10MHz）和较大的幅度动态范围（1mV～8V）也给前级的信号调理电路提出了很高的要求。对此，我们考虑了以下几种方案： （1）核心处理器选择： 方案一：纯单片机方式。即完全由单片机来实现前级信号程控调理、采样保持电路及A/D转换器的控制、数据的处理及存储、波形显示和控制电路等功能。 方案二：单片机与FPGA结合的方式。即由单片机来完成信号调理和人机界面等顶层控制功能，而由FPGA来完成采集和信号处理等底层的核心计算。 方案一的最大特点是只用单片机，系统规模可以做得很小，成本较低。但是，单片机在处理高速信号时略显吃力。而且在时序控制方面也显得精度不足。相比之下，方案二则更加合理和可靠。FPGA的应用已经相当的普遍和成熟。用其进行采样时钟控制和信号处理，是提高系统性能和指标最有效的方法。因此，我们选择单片机与FPGA的结合来作为系统的核心处理器。 （2）前级信号调理方案设计： 方案一：一路调理。即所有信号，都通过同一路信号调理电路，经过相应的衰减或放大设计，将信号幅度控制在合适的范围内，以便后级的数据采样。 方案二：多路调理。即将不同频率范围或不同幅度范围的信号经过各自的电路进行调理。示波器选择不同的档位，则选择了不同的信号通路。 方案一电路简洁，但是由于信号的频率和幅度跨度都很大，给硬件电路的调试带来的较大的困难；方案二虽然可以对不同频率和幅度范围内的信号进行单独调试，降低了每一路通道对硬件电路的要求，但造成电路规模大，结构非常繁琐，同时如果每一路信号之间的隔离做得不好，也会对采集结果造成很大的影响。综合考虑，我们选择了方案一，并精心设计了实现电路，使用了压控放大器AD603进行两级放大，前面还加了BUFFER634以提高系统的输入阻抗。最终很好的完成了题目的要求。 2．系统总体框图 （图省） 本系统采用单片机和FPGA作为数据处理和控制核心，将设计任务划分为前级通道信号调理、触发信号产生、保持与采样、数据处理与存储、波形显示、控制面板等功能模块。 二、理论分析与参数计算 1．等效采样分析 等效采样的实现方式一般有顺序等效采样和随机等效采样两种，顺序采样要求能够精确地测出输入信号的频率，而在现今的数字示波器中，大多数采用的是随机等效采样技术。本系统也采用随机等效采样来实现题目要求。随机等效时间采样的基本原理是，在每一轮的采集过程中测量每次信号触发时刻后与A/D的第一个采样时钟的时间差，这个时间差表明了触发后的第一次采样时刻，因此，它确定了本轮采样的数据序列在信号波形中的位置。由于时间差在一个采样周