[2018年最新整理]实验八 计数译码.pptVIP

实验十一 计数、译码、显示电路实验 ⒈熟悉和测试７４LS９０等组件的逻辑功能。 ⒉运用中规模集成电路组成计数、译码、显示电路。 BCD8421码与5421码的区别 8421是最常用的二进制码,叫这个是因为四位8421码时,从左到右每个1代表的十进制数分别是8、4、2、1 如下： 1000 为十进制 8 0100 为十进制 4 0010 为十进制 2 0001 为十进制 1  5421码与此相同，每位一代表的是十进制的5、4、2、1 即: 1000 为十进制 5 0100 为十进制 4 0010 为十进制 2 0001 为十进制 1 5421码一大特点可以直接按权求对应的十进制数. 比如1011转十进制,可以按1x5+0x4+1x2+1x1求. 8421码就必须乘方才行. 2. 由74LS90构成任意进制计数器 (1)用一片74LS90组成BCD码异步十进制计数器 * * 一、实验目的 　（一）异步集成计数器7490 　　集成芯片7490是一个异步的BCD码十进制计数器，现将其功能及扩展应用分述如下： 1.功能分析 　（1）逻辑电路图 　　7490集成芯片内部逻辑电路，由四个下跳沿触发JK功能触发器及一些门电路构成。 （a）7490逻辑电路图 （2）原理图 7490是一个14上引脚的芯片，其中电源 VCC（5），地GND（10）及（4），（13）脚为空脚。 （3）7490功能真值表 （4）引脚功能 　　①直接置0（复位）端：当R01、R02全是高电平时，S91、S92全为低电平时， 通过与非门R使各触发器Rd端均为低电平，使触发器输出均为“0”，实现清零功能。 　　由于清零功能与时钟脉冲无关，称异步清零。 　 ②直接置9端（输出1001） 　　当S91、S92全为高电平时，门S输出为低电平，使触发器的FA、FD置“1”，而FB、FC置“0”，使整个计数器处于8421BCD码中的“9”状态；QDQCQBQA＝1001。实现置“9”功能。 ③计数 　　当置“9”输入端S91、S92及复位输入端R01、R02中均有0电平时，7490内部各JK触发器可实现计数功能。究竟按什么进制计数，应以外部接线而定。 74LS90的功能（计数功能） 2分频器 (二进制计数器) (五进制计数器) 5分频器 CPA QA n+1 QA n CPB QD QC QB 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 0 0 0 ? 5 ?2 CPA CPB S9(1) R0(2) R0(1) QD QA QC QB S9(2) 二进制计数　（CPA输入，QA输出） 五进制计数　（CPB输入，QD、QC、QB输出） 十进制计数有两种方法，下面作一介绍。 　　7490构成十进制计数器的连接方法：　 （a）8421BCD码计数方式 （b）5421BCD码计数方式 ④功能扩展 　　　　大模变小模，小模变大模。 【例题1】用7490组成七进制计数器。 ［解］七进制计数器有7个独立状态，可由十进制计数器采用一定的方法使它跳越3个无效状态而得到。一般采用反馈归零法。 　(1)选用8421BCD码十进制计数器，其反馈归零过程如表所示。当输入第7个脉冲时应返回至0000状态，向高位进位。 与门全1出1 R01、R02均为1 0111只是瞬间出现一下，一旦复位成0000初态，它就消失了，这个电路是用反馈复位的方法跳过“7”这个无效状态。 波形图： ? 5 ?2 CPA CPB S9(1) R0(2) R0(1) QD QA QC QB S9(2) S9(2) ? 5 ?2 CPA CPB S9(1) R0(2) R0(1) QD QA QC QB 清0 R0(1)=1 R0(2)=1 计数 R0(1)=0 R0(2)=0 QD QC QB QA S9(1) S9(2) R0(1) R0(2) CPB CPA CP 74LS90 ⒈利用数字电路实验装置测试７４９０等组件的逻辑功能。 ⒉设计一个显示星期的计数器，应显