计算机电路基础第09章.ppt

第 9 章 组合逻辑电路 9.1 组合逻辑电路的分析与设计 9.2 常用组合逻辑功能器件 数字逻辑电路分为两大类，一类是组合逻辑电路，另一类是时序逻辑电路。如果电路在任一时刻的输出仅仅与该时刻电路的输入有关，而与该时刻之前电路的状态无关，这样的数字逻辑电路就称为组合逻辑电路。 本章主要介绍组合逻辑电路的分析和设计方法，以及常用的组合逻辑电路的逻辑功能和应用。 9.1 组合逻辑电路的分析与设计 9.1.1 组合逻辑电路的分析 组合逻辑电路的分析，是对一个给定的组合逻辑电路，确定其实现的逻辑功能。分析的一般步骤如下。 （1）根据给定的逻辑电路，从输入到输出逐级写出各个输出端的逻辑表达式。 （2）将各输出端表达式化简，以利于写出真值表（若表达式已为最简形式，则可略去这一步）。 （3）列出真值表。 （4）分析真值表，概括其逻辑功能。 9.1.2 组合逻辑电路的设计 组合逻辑电路的分析，是根据给定的逻辑功能，设计出实现其功能的最佳逻辑电路。 所谓最佳的电路，是指设计的电路在满足逻辑功能的前提下，所用的器件数最少，路径最短。因为器件越少，功耗就越小，可靠性也越高；路径越短，延迟就越小。 组合逻辑电路的设计常用的方法有两种：一种是传统方法，即采用小规模集成电路（集成门电路）来实现；另一种是采用中规模集成电路来实现。这两种方法略有不同。这里主要介绍传统方法，采用中规模集成电路的方法将在后边的应用中加以介绍。 传统组合逻辑电路设计的一般步骤如下。 （1） 分析逻辑功能的要求，确定输入变量和输出变量，并确定0、1的含义，列出真值表。 （2） 由真值表写出输出函数的逻辑表达式。 （3） 对表达式进行化简。 （4） 确定所用的门电路器件，并根据所使用的器件转换表达式的形式。 （5） 画出逻辑电路图。 9.1.3 组合逻辑电路的竞争冒险现象 1.竞争与冒险 如图9.9（a）所示的组合逻辑电路。 该电路的逻辑表达式为Y=AB。当A=1、B=0时，有Y=1。当A和B同时向相反的方向变化时，理论上Y仍应保持为高电平，但由于A、B信号的传输线路的延迟时间不同（A信号经过两个反相器会产生2tpd的延迟时间），使得A和B到达与非门的输入端的时间有差异，因而造成输出端出现了一个很窄的负向脉冲，其波形图如图9.9（b）所示。 上面的分析忽略了线路的延迟和与非门两个输入端过渡过程的不同所造成的影响。 组合逻辑电路的两个输入信号经过不同的路径到达某一个门电路输入端的时间有先有后，这种现象称为竞争。因为竞争而使得输出端产生瞬时错误的现象称为冒险。 存在竞争的电路并不一定发生冒险。在图9.9（a）所示的电路中，如果A和B不同时发生变化，冒险就不会发生。 竞争冒险特别容易发生在图9.10所示的电路中。由于反相器的延迟，使得具有互补的两个信号到达与门（或者或门）的时间有先有后，电路就会发生冒险现象。 发现冒险现象最有效的方法是实验。利用示波器仔细观察在输入信号各种变化情况下电路的输出信号，可以发现是否会有冒险发生。 2.冒险现象的消除 冒险现象必须消除，否则会导致错误的结果。 消除冒险现象的方法很多。可以加滤波电容；或是修改逻辑设计，比如增加冗余项，使电路避开Y=AA或Y=A+A形式等。但最常用的方法是在组合逻辑电路的输出门引入选通脉冲信号，如图9.11所示。 只有当输入信号到达并转换稳定以后，才使选通信号有效。此前，由于没有加选通信号，输出不会产生错误脉冲。 9.2 常用组合逻辑功能器件 常用的组合逻辑电路（包括编码器、译码器、数据选择器、比较器、加法器等）已经被做成中规模集成电路产品，这些器件功能强、功耗低、体积小、使用非常方便。本节介绍74LS系列的典型产品。 9.2.1 编码器 1.集成编码器74LS148 第7章介绍了编码的概念，并给出了常用的二进制编码。所谓二进制编码，就是用二进制代码的不同组合状态来表示一组具有特定含义的不同信息。比如ASCII码，就是用7位二进制代码的128个不同的组合状态来表示128个不同的字符。 能够实现编码功能的逻辑电路称为编码器。 74LS148的符号及管脚图如图9.12所示。它有8个数据输入端和3个数据输出端，所以又叫8线-3线编码器。图中管脚引线处的小圆圈表示低电平有效。 2. 74LS148的扩展 图9.13给