单片机教学课件-第6章--单片机总线与存储器的扩展精选.ppt

单片机教学课件-第6章--单片机总线与存储器的扩展精选.ppt

  1. 1、本文档共52页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
单片机教学课件-第6章--单片机总线与存储器的扩展精选

单片机原理、接口及应用 ★单片机系统总线和系统扩展方法 ★程序存储器的扩展 ★数据存储器的扩展 ★*新型存储器扩展 ★ 小结 MCS-51系列单片机的特点就是体积小,功能全,系统结构紧凑,硬件设计灵活。对于简单 的应用,最小系统即可满足要求。 所谓最小系统是指在最少的外部电路条件下,形成一个可独立工作的单片机应用系统。一片89C51,或者一片8031外接一片 EPROM就构成了一个单片机最小系统。 在很多复杂的应用情况下,由于单片机内的RAM ,ROM 和 I/O接口数量有限,不够使用,这种情况下就需要进行扩展。因此单片机的系统扩 展主要是指外接数据存贮器、程序存贮器或I/O接口等的扩展,以满足复杂应用系统的需要。 6.1单片机系统总线和系统扩展方法 单片机是通过地址总线,数据总线和控制总线(三总线)与外部交换信息的。MCS-51单片机的总线接口信号见图 由图可见: 1)由于P0口分时传送地址/数据信息,在接口电路中,通常需配置地址锁存器,由ALE信号锁存低8位地址A0~A7,以分离地址和数据信息。 2)P2口传送高8位地址A8~A15。 3 ) PSEN为程序存储器的控制信号,在取指令 码时或执行MOVC指令时变为有效。 RD、WR为 数据存储器和I/O口的读、写控制 信号。在执行MOVX指令时变为有效。 6.1.2 系统扩展的方法 通常,与计算机接口的专用芯片也具备三总线引脚,即数据线、地址线和读、写控制线,此外,还有片选线。其中,地址线的根数因芯片不同而不同,取决于片内存储单元的个数或I/O接口内寄存器(又称为端口)的个数,N根地址线和单元的个数的关系是:单元的个数= 。CPU、MCU和这些芯片的连接的方法是:对应的线相连。规律如下: 数据线的连接:外接芯片的 数 据 线D0-D7接 单片机的数据线D0-D7。对于并行接口,数据线通常为8位、各位对应连接就可以了。 控制线的连接 外接程序存储器: 由于程序存储器只读,通常使用的状态就是读操作,。由于PSEN 为程序存储器的选通控制信号,因此,单片机的 PSEN 应连接ROM的输出允许端OE; 外接数据存储器和I/O口: 由于数据存储器可读可写,而RD(P3.7)和WR (P3.6)为数据存储器(RAM)及I/O口的读写控制信号,因此单片机的RD应连接扩展芯片的OE (输出允许)或RD端,单片机的WR应连接扩展芯片的WR或WE端。 地址线的连接 如前面所述,与计算机接口的专用芯片会有N根地址线引脚,用于选择片内的存储单元或端口,称为字选或片内选择;为区别同类型的不同芯片,外围芯片通常都有一个片选引脚,仅当该引脚为有效电平时(通常为低电平),该芯片才被选中。 一个芯片的某个单元或某个端口的地址由片选地址和片内字选择地址共同组成,因此字选和片选引脚均应接到单片机的地址线上。连线的方法是: 字选:外围芯片的字选(片内选择)地址线引脚直接接单片机的从A0开始的低位地址线 片选:片选引脚的连接方法有三种: 1)片选引脚接单片机用于片内寻址剩下 的高位地址线的某根;此法称为线选法, 或称线译码。用于外围芯片不多的情况, 是最简单,最低廉的连接方法。见左图 2)片选引脚接对高位地址线进行译码后的输出。 译码可采用部分译码或全译码法, 所谓部分译码就是用片内寻址剩下的 高位地址线中的几根进行译码, 所谓全译码就是用片内寻址剩下的所 有的高位地址线进行译码。 该法的缺点是要增加地址译码器。 全译码法的优点是地址唯一。见左图 3)片选端直接接地。 当接入单片机的某类芯片仅一片时,片选端可直接接地,使它始终处于选中状态。此法可用于最小系统。见图6-2(c) 6.1.3 地址译码器 1.使用逻辑门译码 设某一芯片的字选地址线为A0-A11(4KB容量),使用逻辑门作地址译码,其输出接芯片片选CE,电路见图6-3,字选地址线直接接CPU的地址线A0-A11。图 (a)是用混合逻辑表示输入和输出的逻辑关系,小圈表示低电平有效(取反);图 (b)是用正逻辑表示的电路?,该逻辑关系需用两个非门和一个与非门实现,。通常,计算机电路中用简洁、直观的混合逻辑表示输入和输出的逻辑关系。 2.利用译码器芯片进行地址译码 常用的译码芯片有

文档评论(0)

feixiang2017 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档