基于MEMORY COMPILER实现075微米高性能SRAM之设计方法.docVIP

上海交通大学 硕士学位论文 基于Memory Compiler实现0.?微米高性能SRAM之设计方法 姓名：方龙洋 申请学位级别：硕士 专业：软件工程 导教师：施国勇目录图片 图1 SOC中存储器的使用情况 图2 Memory Compiler设计流程图 … 图3 MC2工具整合界面图 图4 Memory Complier整合流程图. … 图 5 Memory Compiler 输入文件 图6 Memory Complier输出数据结构图… 图7 Memory Compiler分区示意图 图8基本电路框架图??丨 图9存储器单元模块整体电路图 …??… 图10 7.56um2 Bit Cell电路与版图- … 图11中央控制器信号连接电路图 … 图12 WLP产生器电路图 图 13 Tracking cell 电路图 图14 WLP信号波形图 图15 SCLK和DCLK的产生器电路图 图16 GWRB产生器电路图 图17 Pre—decoder解码器电路图 … 图18 WLDEC初步设计电路图 图19 改进的WLDEC电路图 图20地址扫描的WL波形???????_ 图21 MUX4的IO电路框图 图22 YPASS电路图 图23 IO的主体电路框图 图24读写控制器电路图 图25读写控制信号波形图???_ 图26感应放大器的电路图 图27 SA信号工作原理波形图 图28 Write输出单元电路图 图29 Write输出单元波形图 ?? 1 ??3 ??3 ??4 ??5 ??5 ??6 ??8 ??9 ?11 12 21 22 23 29 图30 RWCTRL移进CTRL里面的电路图 PAGE \* MERGEFORMAT 6  PAGE \* MERGEFORMAT 7  TOC \o 1-3 \h \z 7. 56 um2 Bit cell 版图 31 CTRL4 Large layout (Left)，CTRL4 Small layout(Right)…?? 32 IO4 Large layout (旋转-90 度） 33 2048X256M4 array efficiency 33 Sense amplifier 电路的版图 34 IO4 Small layout (旋转-90 度） 34 Large WLDEC 版图 35 Small WLDEC 版图 35 Power Mesh部分示意图 35 Layout Leaf Cell 分区图 36 Critical Path 的电路图 38 Bit cell 的 RC 模型 39 WLDEC 的 RC 模型 39 Bank的RC模型 40 lO的负载RC模型 40 lO的Bitcell操作点 41 操作的仿真模式图 41  图31图32图33图34图35图36图37图38图39图40图41图42图43图44图45图46图47图48图49Read access waveform((TT/2.5V/25oC) 2kx128m4 (MB))……43 Write access waveform((TT/2.5V/25oC)2kx128m4 (MB))……43表格目录  TOC \o 1-3 \h \z 表 1 Read Margin 数据 44 表 2 Power Consumption(M4)(per MHz) 44 表 3 Timing Margin (M4) 44 表4 本设计与原Artisan公司所得Memory Compiler面积比较表45 PAGE \* MERGEFORMAT 2 上海交通大学 学位论文原创性声明 本人郑重声明：所呈交的学位论文，是本人在导师的指导下，独立 进行研究工作所取得的成果。除文中已经注明引用的内容外，本论文不 包含任何其他个人或集体已经发表或撰写过的作品成果。对本文的研究 做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意 识到本声明的法律结果由本人承担。 学位论文作者签名：方龙洋 日期： 0 7 年 0 6月 0 9日 上海交通大学 学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定，同 意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许 论文被查阅和借阅。本人授权上海交通大学可以将本学位论文的全部或 部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制 手段保存和汇编本学位论文。 保密□,在—年解密后适用本授权书。 本学位论文属于 不保密口“^。 (请在以