[计算机硬件及网络]第2章 典型微处理器.ppt

CLK M/IO A19-16/S6-3 BHE/S7 AD15—AD0 ALE READY RD DT/R DEN T1 T2 T3 TW T4 S7-3 A19-16, BHE D15-0 A15-0 T3前沿检测Ready信号 存储器写周期时序 例：MOV [1000H], AL ;M/IO=1 T1状态：A19~A0上是地址信息，出现ALE信号后，将地址 锁存到地址锁存器（8282）。 T2状态：地址信息消失，A19-A16从地址信息变为状态信息 S6-S3。 T3状态：AD0 ~ AD15数据。T3状态前沿采样Ready信号。 WR信号有效（WR=0）。 TW状态：若存储器式外设的工作速度较慢，不能满足基本 时序要求，使用一个产生READY的电路，以使在T3状态之 后，插入一个等待周期TW。 T4状态：CPU认为数据已写入存储器，结束一个总线周期。 * 第2章 2-4-3 8086的最小/最大工作方式 1.最小工作模式（MN/ =1）：把8086CPU的33引脚接+5V时，系统处于最小工作模式。最小模式系统适用于单微处理器组成的小系统，系统中通常只有一个微处理器，所有的总线控制信号都直接由8086CPU产生，系统中的总线控制逻辑电路被减到最少。（例如地址锁存信号 ALE） 典型微处理器 最小工作模式8086直接产生以下信号 （1）24脚，INTA(输出，低电平有效)，用于CPU对外设的中断请求作出相应。两个负脉冲，第一个通知外设，中断已相应，第二个外设把中断类型码放到数据中线上； （2）25脚地址锁存信号ALE（输出，高电平有效），T1期间锁存地址； （3）26脚，数据允许信号DEN(输出，三)，总线周期的后半段时间内有效，表示CPU准备好接收或发数据 （4）27脚，数据发送/接收控制信号DT/R(输出，三)，只是数据传输方向 最小工作模式8086直接产生以下信号 （5）28脚，存储器/输入输出信号M/IO(输出，三)，信号直接接到存储器或I/O芯片的片选端； （6）29脚，控制信号WR(输出，三)，表示CPU正在对存储器或I/O进行写操作，只在写周期的T2, T3,和Tw有效； （7）30脚，总线保持请求信号HOLD(输入，高电平有效)，其他总线主控设备请求并占用总线期间保持高电平，CPU在此期间让出总线使用权； （8）31脚，总线保持响应信号HLDA(输出)，CPU让出总线，收到HLDA信号的设备获得总线控制权，CPU使地址/数据总线和所有具有三态的控制线都处于高阻隔离状态，CPU处于保持响应状态。 2-4-3 8086的最小/最大工作方式 2.最大工作模式（MN/ =0）：当把8086的33引脚接地时，系统处于最大工作模式。系统中存在两个或两个以上的微处理器，其中有一个主处理器8086，其他称为协处理器。8086不直接提供读写命令等控制信号。（由总线控制器8288代发信号) 本章小结 （1）8086内部组成部件（EU；BIU）及其功能； （2）标志寄存器的含义； （3）物理存储器安排，存储器分段，逻辑地址，物理地址的计算； （4）8086引脚定义； （5）8086基本时序。 * 第2章 2-5 32位微处理器简介 2-5-1 80386微处理器 1985年10月，Intel公司推出高性能32位微处理器80386，芯片内部集成27.5万个晶体管，采用132引脚陶瓷网格阵列（PGA）封装，具有高可靠性和紧密性。 典型微处理器 * 第2章 1．80386的主要特性 （1）提供32位指令，支持8位、16位和32位数据类型。 （2）提供32位外部总线接口，最大数据传输率32 Mbit/s。 （3）具有片内集成存储器管理部件（MMU），支持虚拟存储和特权保护。 （4）具有实地址、保护和虚拟8086共3种工作方式。 （5）可直接寻址4GB物理存储空间，虚拟存储空间达64 TB。 （6）配用80287、80387数值协处理器可支持高速数值处理。 （7）时钟频率12.5 MHz、16 MHz、20 MHz、25 MHz和33 MHz等。 典型微处理器 * 第2章 2.80386的内部结构 内部结构如图2-14所示。 由总线接口部件、指令预取部件、指令译码部件、控制部件、数据部件、保护测试部件、分段部件和分页部件等组成。 典型微处理器 * 图2-14 80386CPU的内部结构框图 * 第2章 2-5-2 80486微处理器 1989年4月，Intel公司推出80486，采用1μm CHMOS工艺，芯片内集成120万个晶体管，时钟频率25 MHz~5