VLSI测试及可测性设计方法4(论文资料).pptVIP

第 四 章 可 测 性 设 计 容易测试的电路的含义 测试生成、施加和分析应在预定的成本和时间内完成。 在满足测试覆盖率的条件下测试图形的长度应尽可能短。 可 测 性 定 义 Bennetts于1984年提出： “A digital IC is testable if test patterns can be generated, applied, and evaluated in such a way as to satisfy predefined cost budget and time scale.” 可测性概念包括两方面内容 电路内的故障是否可以用有限的测试图形来检测或定位。 故障效应观察的难易程度，也就是说检测故障所需的测试图形的长度和生成时间、施加时间长短的问题。 可测性设计的两种基本策略 为了获得最大的可测性而不惜成本地进行设计。 采取一些切实有效的方法，增加少量或有限的硬件开销来提高系统和电路的可测性。 可测性设计可分为两大类 专项设计（Ad Hoc Design）： 安功能基本要求设计系统和电路，采取一些比较简单易行的措施，使它们的可测性得到提高。 结构设计（Structured Design）： 根据可测性设计的一般规则和基本模式来进行电路的功能设计。 这两种方法的指导思想来源于上述两种不同的基本策略。