数电期末试卷习题全集.docVIP

配有答案，答案在另一个文档里，自己找 1、数字电路只能处理 信号，不能处理 信号。 2、二进制应的十进制数为 ，十六进制数为 。 3、八进制数27.2对应的十进制数为 ，二进制数为 。 4、二进制数-10110的原码为 ，补码为 。 5、逻辑代数有 和非三种基本运算。 6、相同变量构成的最小项mi和最大项Mi,应满足mi ?Mi= ，mi +Mi= 。 7、逻辑函数的“最小项之和”形式为 ,“最大项之积”形式为 。 8、一个同步时序逻辑电路可用 、 和状态方程三组方程描述。 9、组合逻辑电路在任意时刻的稳定输出信号取决于 。 10、逻辑函数表达式有 和 两种标准形式。 11、表示任意两位十进制数，需要( )位二进制数 A6 B7 C 12、为实现D触发器转换为T触发器，图3．12所示的虚线框内应是( )。 或非门 B．与非门 C．异或门 D．同或门 13、J-K触发器在CP时钟脉冲作用下，要使Q（n+1）=Q，则输入信号不能为( )。 A．J=K=0 B．J＝Q， C. D．J＝Q，K=0 14、在图3．16所示电路中，不能完成Q（n+1）=Q逻辑功能的电路是( )。 15、实现两个四位二进制数相乘的组合电路，应有( )个输出函数。 A．4 B．8 得分 评卷人 复核人 三、公式化简（本大题共2小题，每小题10分，共20分） 16、试用公式化简法将下述逻辑函数化简为最简与或表达式。 1. 2. 得分 评卷人 复核人 四、卡诺图画简（本大题共1小题，每小题10分，共10分） 17、用卡诺图化简下面具有约束条件的逻辑函数： 得分 评卷人 复核人 五、判断说明题（本大题共1小题，每小题10分，共10分） 18、判断图 (a)、(b)两个逻辑电路。要求： (1)指出哪个是组合逻辑电路，哪个不是组合逻辑电路，并说明理由。 (2)写出组合逻辑电路的输出函数表达式，并化简。 得分 评卷人 复核人 六、设计题（本大题共1小题，每小题15分，共15分） 19、设计一个组合逻辑电路，该电路输入端接收两个两位无符号二进制数A(A＝A0A1)和B(B＝B1B0 20、分析图5．41所示逻辑电路，说明电路功能。 试卷二： 1、二进制数1110101对应的十进制数为 ，八进制数为 。 2、十六进制数19.8对应的二进制数为 ，十进制数为 。 3、二进制数-0.1111的反码为 ，补码为 。 4、若奇偶检验码PB4B3B3B1采用的是偶检验编码方式，则 。 5、逻辑代数有三条重要规则是 、 、对偶规则。 6、由n个变量构成的任何一个最小项有 种变量取值使其值为1 ，任何一个最大项目有 种变量使其值为1。 7、逻辑函数的反函数 ，对偶函数 。 8、消除组合逻辑电路中险象的常用方法有 、 和修改逻辑设计。 9、时序逻辑电路按其状态改变是否受统一定时信号控制，可将其分为两类 和 。 10、对由与非门组成的基本R-S触发器，当R= 、S= 时，触发器保持原有的状态不变。 16、试用公式化简法将下述逻辑函数化简为最简与或表达式 1. (1) (2) 17、用卡诺图化简下面具有约束条件的逻辑函数： 18、分析下图组合电路，并写出输出方程。 19、该逻辑电路能对两个一位二进制数进行加法运算．求出“和”及“进位”。 20、 分析图所示同步时序逻辑电路，说明该电路功能。 试卷三 1、二进制数0.110101对应的十进制数为 ，十六进制数为 。 2、八进制数41.24对应的十六进制数为 ，十进制数为 。 3、十进制数1012对应的二进制数为 ，八进制数 。 4、2421码对应的十进制数为 ，二进制数为 。 5、逻辑函数的反函数 ，对偶函数 。 6、每个触发器可