AD7865中文.docVIP

概述： AD7865是一个由单5V供电的快速，低功耗，4通道同时进行采样的14位A/D转换器。包含一个2.4us 连续计算的模数转换器，四个跟随/保持放大器，2.5V基准源，芯片时钟振荡器，信号调节电路和一个高速并行接口。四通道同时采样因而保存了四个模拟输入信号的相位关系。芯片可以承受输入电压范围 +/-10v,+/-5v,+/-2.5v,0v到2.5v,0v到5v. 芯片的4个通道可以由硬件或软件任意修改来达到功能最佳化。 AD7865的管脚定义： PIN1 BUSY： BUSY输出脚，由/CONVST的上升沿触发。并且在所有通道选择转换完成之前一直保持高电平。 PIN2 FRSTDATA： 首位数据输出脚。且是一个逻辑输出，当其输出为高电平时，标志着输出数据寄存器指针选址寄存器1。——查看访问输出数据寄存器。 PIN3 /CONVST3 ： 转换开始输入脚。逻辑输入。这个脚的一个由低到高的电平转换使所有的track/holds进入hold模式，并开始转换到被选择的通道上。 另外，在/CONVST 的上升沿，通道序列选择的状态也被锁定。 PIN4 /CS ： 芯片选择输入脚。低电平输入有效。当输入有效时，设备被选择。 PIN5 /RD： 读输入脚，低电平有效，其和/CS脚都是低电平时，DATA有输出。当执行读命令时，要确保/WD脚的逻辑为高电平。 PIN6 /WD： 写输入脚，低电平有效。当/CS脚为低电平且RD为高电平时，一个上升沿/WD输入占用通道选择寄存器的DB0-DB3脚。 PIN7 CLK IN/SL1 ： 时钟输入与硬件通道选择转换脚。这个脚的作用由/H/S SEL 脚的输入来决定。当/H/S SEL 脚的输入是高电平时（选择通道转换序列的软件控制方式），执行时钟输入功能。外部时钟的应用（仅仅在INT/EXT CLK为高电平的时候才有必要。），允许了用户来控制AD7865的转换速率。每个转换需要16个时钟周期来完成。每个时钟都有一个指令周期。（The clock should have a duty cycle that is no greater than 60/40. ）——参阅外部时钟的使用。当/H/S SEL 输入为低电平时，（选择由硬件来控制通道转换序列。）此脚执行它的硬件通道选择功能。而SL1脚的输入决定了通道1是否被包括在通道转换序列之内。是否选择由/CONVST的上升沿来决定。请查看选择转换序列。 PIN8 /INT/EXT CLK/SL2： 内部外部时钟选择与硬件通道选择脚。此脚的功能由/H/S SEL脚的输入来决定。当/H/S SEL输入是高电位（选择通道选择序列的软件控制方式），8脚执行内部/外部时钟选择功能。当/INT/EXT CLK 是逻辑0电位时，AD7865使用它内部自带的时钟。当/INT/EXT CLK 是逻辑1电位时，主要的时钟由外部时钟产生，并由时钟输入脚CLK IN输入。当/H/S SEL 脚输入是低电平，（选择通道转换序列的硬件控制方式）8脚执行它的硬件通道选择功能。而SL2脚输入电位决定了通道2是否被通道转换序列所包含。这个选择由/CONVST脚的上升沿来触发。而当/H/S 是逻辑低电平时，这些脚没有功能。并且听命于逻辑或者逻辑0。 PIN9-10 SL3，SL4：硬件通道选择脚 当/H/S SEL 的输入是逻辑0时，SL3的输入决定是否将通道3纳入通道转换序列；SL4的输入决定是否将通道4纳入通道转换序列。当SL3-4的输入是逻辑1时，通道被纳入转换序列。当SL3-4脚的电位为逻辑0时，则拒绝将通道纳入转换序列。这个选择由/CONVST的上升沿触发。 PIN11 /H/S SEL：硬件/软件选择输入脚。 当/H/S SEL脚处于低电平时，AD7865转换序列选择由SL1-SL4脚来控制，并且关闭内部时钟。当/H/S SEL脚处于逻辑高电平时，转换序列选择由通道选择寄存器来控制，并且允许ADC脚带着一个内部或外部时钟运行。 PIN12 AGND：模拟地 这个模拟地脚应该和系统的模拟地脚相连。 PIN13-16 VIN4X，VIN3X：模拟输入脚，查看模拟输入部分。 PIN17 AGND：模拟地 作为衰减电路的参考地。这个地也得与系统的模拟地相连。 PIN18-21 VIN2X，VIN1X：模拟输入脚，查看模拟输入部分。 PIN22 /STBY：备用方式输入 该管脚被用来使装置进入电源节电模式或者备用模式。当/STBY的输入为高电平时表示正常的操作，为低电平时表示备用操作。 PIN23 AGND：模拟地