[工学]数字电子技术5.ppt

时序图 CLK K J Q 置1 保持 翻转 置0 二、动作特点 2、主触发器本身是一个同步RS触发器。 CP=1期间，输入信号都对主触发器起控制作用，抗干扰能力有待提高。 1、主从：输出状态改变在CP的下降沿。 **CP=1期间输入信号发生过变化，则CP下降沿到达时触发器的次态不一定按此刻输入信号的状态来确定，必须考虑整个CP=1期间输入信号的变化过程来确定次态。 CP S R Q主 Q从 例5.4.3 在图5.4.3的主从JK触发器电路中，已知CP、J、K 的电压波形如下图所示，试画出 和 端的电压波形。 设触发器的初始状态为Q=0。 *CP=1期间主触发器只可能翻转一次，一旦翻转就不会翻回原来状态 希望触发器的状态仅仅取决于CP下降沿 (上升沿)到达时刻输入信号的状态,与在此前、后输入的状态没有关系。 5.5 边沿触发的触发器 目前已用于数字集成电路产品中的边沿触发器电路有用两个电平触发D触发器构成的边沿触发器、维持阻塞触发器、利用门电路传输延迟时间的边沿触发器等几种较为常见的电路结构形式。 一、 用两个电平触发D触发器组成的边沿触发器 TG1 TG2 C D G1 G2 C TG3 TG4 C G3 G4 C C C C C C C Q 0 0 1 1 × 0 1 0 1 × 0 0 1 1 × Q* Q D CLK CMOS边沿触发D触发器的特性表 输入信号是以单端 D 给出的， 所以这种触发器叫做 D 触发器。 上升沿触发 带异步置位、复位端的CMOS边沿触发器 CP边沿处翻转 CP负沿处翻转 RD SD C Q D G5 D S R G3 G4 G6 G1 G2 Q 置0阻塞线 ① ② ③ 置1维持线 置0维持线 置1阻塞线 1D CLK D 二、维持阻塞触发器 CLK D Q Q O O O O t t t t 三、利用传输延迟时间的边沿触发器 触发器的次状态仅取决于CP信号上升沿或下 降沿达时输入端的逻辑状态。而在这以前或以后, 输入信号的变化对触发器的状态没有影响。 四、动作特点： 例5.5.1 在图5.5. 4的CMOS边沿触发器电路中，若D端和CP 的电压波形如下图所示，试画出Q端的电压波形. 设触发器的初始状态为Q=0。 * 济南大学电工电子教研中心 薛必翠 制作 2011年01月 第五章 触发器 第五章 触发器 §5.1 概述 §5.2 SR锁存器 §5.6 触发器的逻辑功能及其描述方法 §5.7 触发器的逻辑功能转换 §5.3 电平触发的触发器 §5.4 脉冲触发的触发器 §5.5 边沿触发的触发器 本章要点 熟练掌握RS、JK、D、T、T′触发器的逻辑功能、触发方式、和逻辑描述。 掌握触发器逻辑功能转换 触发器输出有两种可能的状态：0、1； 触发器 输出状态不只与现时的输入有关，还与原来的输出状态有关； 触发器是有记忆功能的逻辑部件。 按功能分类：RS触发器、D触发器、JK触发器、T触发器、T ′触发器等。 能够存储一位二值信号的基本单元电路称做触发器。 § 5.1 概述 按触发方式分类：电平 脉冲 边沿 § 5.2 基本RS触发器（SR锁存器） 反馈 两个输入端 两个输出端 G2 G1 一 . 电路结构及工作原理 1状态 0状态 称为置位端或置1输入端。 称为复位端或置0输入端。 G2 G1 1 1 0 0 1 0 1 0 输出应保持为： (1)输入 , 时 若原状态： G2 G1 0 1 1 1 0 1 0 输出变为： 若原状态： (1)输入 , 时 若原状态： 1 0 1 0 1 0 1 1 输出变为： G2 G1 (2)输入 , 时 若原状态： 0 0 1 1 0 1 0 1 输出保持： G2 G1 (2)输入 , 时 若原状态： 1 0 1 1 1 0 0 1 输出保持原状态： G2 G1 (3)输入 , 时 若原状态： 0 1 1 1 0 1 1 0 输出保持原状态： G2 G1 (3)输入 , 时 0 0 1 1 输出全是1 G2 G1 (4)输入 , 时 但当RD=SD=0同时变为1时，翻转快的门输出变为0，另一个不得翻转。 用与非门组成的基本RS触发器的特性表