八第九章综合试卷电子技术基础.docx

第八第九章综合测试卷一、选择题1、时序逻辑电路在结构上（　　）A．必须有组合逻辑电路 B．必须有存储电路 C．必有存储电路和组合逻辑电路 D．以上均正确2．同步时序逻辑电路和异步时序逻辑电路的区别在于异步时序逻辑电路（　　）A．没有触发器 B．没有统一的时钟脉冲控制 C．没有稳定状态 D．输出只与内部状态有关 3．图示各逻辑电路中，为一位二进制计数器的是（　　）DAACABAAA4．从0开始计数的N进制增量计数器，最后一个计数状态为（　　）A．N B．N+1 C．N-1 D．2N 5．由 n个触发器构成的计数器，最多计数个数为（　　） A．n个 B．2n个 C．n2个 D．2n个 6．若构成一个十二进制计数器，所用触发器至少（　　）。 A．12个 B．3个 C．4个 D．6个 7．4个触发器构成的8421BCD码计数器，其无关状态的个数为（　　）A．6个 B．8个 C．10个 　　　 D．不定 8．异步计数器如图示，若触发器当前状态Q3 Q2 Q1为110，则在时钟作用下，计数器的下一状态为（　　）A．101 B．111 C．010 D．0009．下列器件中，具有串行—并行数据转换功能的是（　　）A．译码器 B．数据比较器 C．移位寄存器 D．计数器 10．异步计数器如图示，若触发器当前状态Q3 Q2 Q1为011，则在时钟作用下，计数器的下一状态为（　　） A．100B．110 C．010D．00011．由4位二进制计数器74LS161构成的任意进制计数器电路如图示，计数时的最小状态是（　　） A．0000 B．1111 C．0001 D．011012．由4位二进制计数器74LS161构成的任意进制计数器电路如图示，计数器的有效状态数为（　　） A．16 B．8 C．10 D．12 13、基本RS触发器电路中，触发脉冲消失后，其输出状态（）A：恢复原状态 B：保持现状态C：出现新状态 D：不能确定 14、触发器与组合逻辑电路比较（）A：两者都有记忆能力 B：只有组合逻辑电路有记忆能力C：只有触发器有记忆能力 D：两者都没有记忆能力J15、在图中，由JK触发器构成了（）CA：D触发器 B：基本RS触发器KC：T触发器 D：同步RS触发器 16、D型触发器逻辑功能为（）A：置0、置1 B：置0、置1、保持C、保持、计数 D：置0、置1、保持、计数17、同步RS触发器禁止( )A、R端、S端同时为1 B、R端、S端同时为1 C、R端、S端同时为0 D、R端、S端同时为0 18、右图中，由JK触发器构成了( )A、D触发器 B、基本RS触发器C、T触发器 D、同步RS触发器19、对于JK触发器，输入J=0、K=1，CP脉冲作用后，触发器的状态应为( )A、不定 B、置0 C、置1 D、翻转20、右图中，由JK触发器构成了( )A、D触发器 B、基本RS触发器C、T触发器 D、同步RS触发器21、T′触发器的逻辑功能是( )A、置0、置1 B、保持、翻转 C、翻转 D、置1、翻转22、JK型触发器欲实现Qn+1=Qn逻辑功能，J、K取值的正确组合是：A、J=0 K=0 B、J=0 K=1 C、J=1 K=0 D、J=1 K=123、下列触