[工学]EDA技术与应用讲义 第6章 VHDL程序设计.pptVIP

第6章 VHDL程序设计EDA技术与应用 课程讲义 上一章内容 回顾 先看一个VHDL代码的例子 简单代码结构：端口定义和电路逻辑表达 代码文件命名 进程(PROCESS) VHDL代码中的：Port,Siganl,Variable 学会简单VHDL设计的三板斧 VHDL与C 代码中的函数 的区别 ？ 操作符 数据类型 赋值语句 逻辑分支语句：IF；CASE, 循环语句(LOOP) VHDL代码中的时序逻辑和组合逻辑表达 语句的执行时间问题 （顺序语句 并行语句） 基本单元电路的VHDL代码 （三态门，双向缓冲器，计数器，D触发器，译码器……） 本章内容 复杂代码设计要领 层次化设计与元件语句（component ） 代码复制（generate定义语句） 复杂电路的代码结构 (function、procedure、block、package) 库的使用 复杂代码 设计要领 合理划分 模块 使用 层次化 结构来 编码 使用 同步电路 设计 对 基本单元电路 的VHDL代码应熟练掌握 使用 FSM （有限状态机）来设计电路 使用 全局时钟 全局复位 信号（如果需要时钟的话） 层次化设计与元件语句（component ） U1A U2A的源代码 ENTITY demo1_01 IS PORT ( A :IN STD_LOGIC; B :OUT