应变矽奈米CMOS元件的热载子可靠性研究与分析.pdfVIP

應變矽奈米 CMOS 元件的熱載子 可靠性研究與分析 研究生 : 劉又仁 指導教授 : 莊紹勳博士 國立交通大學 電子工程學系 電子研究所 摘要 在最近這幾年，由於應變矽元件有較大的電子漂移率，所以被視為是高 速和低功率邏輯 CMOS 有潛力的元件之一。為了能夠了解應變矽元件的優 點和缺點，探討應變矽元件的可靠度分析是必須的。然而，現在並沒有太多 的論文是專注於應變矽元件的可靠度分析，所以本論文的探討主要是著重在 先進應變矽元件的可靠性分析。 為了研究應變矽元件的介面可靠性 ，我們將利用本研究群新近發展出的 差頻電荷幫浦量測法，從實驗數據分析，我們首次發現了兩階的電荷幫浦電 流特性，經由這種方法，我們可以分別探測到兩層的介面缺陷，包含氧化層 矽基板，與矽/ 矽化鍺這兩層介面。/ 在論文一開始，我們先討論應變矽元件的基本特性，並利用差頻電荷幫 浦量測法對這個新世代元件，進行熱載子加壓之後的各種電性分析。從實驗 的結果，我們發現應變矽元件有較大的熱載子衰退，並藉由和傳統的矽元件 比較撞擊游離電流和等效漂移率，我們發現應變矽元件的熱載子衰退會因為 元件本身較高的垂直增益和較窄的能隙而增大。因此，對於應變矽元件這種 下個世代的邏輯元件，熱載子衰退的改善是非常重要的。 i 接著，藉由探討應變矽元件的熱載子衰退的溫度效應，我們發現雖然應 變矽元件的熱載子退化在高溫時和常溫時一樣均是比普通的矽元件還大，但 由於溫度對撞擊游離的影響是普通的矽元件比較 大，因此應變矽的熱載子衰 退在高溫時和普通的矽元件相比是較不敏感。此外，藉由熱載子加壓來探討 鍺濃度和應變矽基板的深度對元件的可靠度影響 ，我們發現熱載子退化會隨 著應變程度的增加而增加。在本論文的最後，我們利用橫向觀測方法來觀察 應變矽元件的表面缺陷的分佈，其結果顯示，由於應變矽元件和傳統元件相 比遭受較大的應變力，造成應變矽元件本身有較多的表面缺陷產生。藉由觀 察應變矽元件的表面缺陷的分佈，可以幫助我們能夠更深入了解應變矽元件 的可靠度。 ii Investigation of Hot Carrier Reliabilities in Strained-Silicon Nanoscale CMOS Devices Student: You-Ren Liu Advisor: Dr. Steve S. Chung Department of Electronics Engineering Institute of Electronics National Chiao Tung University Abstract In more recent years, strained-Si device has been evolved as a potential candidate for high speed and low power logic CMOS technologies as a result of the mobility enhancement in devices. To explore the advantages or the shortcomings of the strained-Si devices, further understanding of the reliability is of critically important. However, litt