基于FPGA的移位寄存器流水线结构FFT处理器设计与实现.docVIP

基于FPGA的移位寄存器流水线结构FFT处理器设计与实现 　　摘 要:设计实现了基于FPGA的256点定点FFT处理器。处理器以基-2算法为基础,通过采用高效的两路输入移位寄存器流水线结构,有效提高了碟形运算单元的运算效率,减少了寄存器资源的使用,提高了最大工作频率,增大了数据吞吐量,并且使得处理器具有良好的可扩展性。详细描述了具体设计的算法结构和各个模块的实现。设计采用Verilog HDL作为硬件描述语言,采用Quartus Ⅱ设计仿真工具进行设计、综合和仿真,仿真结果表明,处理器工作频率为72 MHz,是?┮恢指咝У?FFT处理器IP核。 　　关键词:FFT处理器; 流水线结构; FPGA; Quartus Ⅱ; Verilog HDL 　　中图分类号:TP391 文献标识码:A 　　文章编号:1004-373X(2010)09-0172-05 　　 　　Design and Implementation on FFT Processor of FPGA-based 　　Shift Register Pipelined Architecture 　　HAO Xiao-long, WEI Gao, LIU Na 　　(School of Electronic and Information,Northwestern Polytechnical University, Xi’an 710129, China) 　　Abstract:A 256 point FPGA-based fixed-point FFT processor is designed. The processor is based on radix-2 DIF algorithm. The operating efficiency of butterfly arithmetic union is enhanced, the use of register is redaced and the maximum ??operating frequency is improved and the data throughput is enhanced by adopting an efficient shift register pipelined architecture. The designed FFT processor also has good scalability. The algorithm architecture and the realization of each module are described in detail. The design uses Verilog HDL as the hardware description language, and uses Quartus Ⅱ for the design, synthesis and simulation. The simulation results show that the processor is a high efficient FFT processor IP core with ??72 MHz work frequency. 　　Key words:FFT processor; pipelined architecture; FPGA; Quartus Ⅱ; Verilog HDL 　　 　　0 引 言 　　快速傅里叶变换(FFT)在雷达、通信和电子对抗等领域有广泛应用。近年来现场可编程门阵列(FPGA)的飞速发展,与DSP技术相比,由于其并行信号处理结构,使得FPGA能够很好地适用于高速信号处理系统。由于Altera等公司研制的FFT IP核,价钱昂贵,不适合大规模应用,在特定领域中,设计适合于自己领域需要的FFT处理器是较为实际的选择。 　　本文设计的FFT处理器,基于FPGA技术,由于采用移位寄存器流水线结构,实现了两路数据的同时输入,相比传统的级联结构,提高了蝶形运算单元的运算效率,减小了输出延时,降低了芯片资源的使用。在OFDM系统的实际应用中[1],因它可以采用快速傅里叶变换,能方便快捷地实现调制和解调,故结合MIMO技术,设计的FFT处理器结构,可以很好地应用于2根天线的MIMO-OFDM系统中。 　　1 FFT处理的应用及DIF FFT算法原理 　　图1给出一个2根天线MIMO-OFDM系统中FFT的使用。快速傅里叶变换算法基本上分为两大类:时域抽取(DIT)和频域抽取(DIF)[2],这里设计的FFT处理器采用基-2 DIF算法。 　　图1 FFT处理器应用于一个2根天线的MIMO-OFDM系统