基于NCO IP core的Chirp函数实现设计.docVIP

基于NCO IP core的Chirp函数实现设计 　　摘 要:首先分析Chirp函数在频域上的一般特性,并且分析Altrea 公司提供的数控振荡器知识产权核(NCO IP core)的输入/输出特性,通过MegaCore环境确定其输入控制字,通过外围逻辑电路实时向NCO IP core调入控制频率控制字以达到改变输出频率的目的,并通过在示波器上观测FPGA的运行情况,验证了该设计具有很好的输出效果。 　　关键词:NCO IP core;FPGA;Chirp函数;MegaCore 　　中图分类号:TP311文献标识码:A 　　文章编号:1004-373X(2009)20-020-03 　　 　　Design and Implementation of Chirp Function Based on NCO IP core 　　DONG Liang1,2,WANG Min2,GAO Yifei2,GAO Guannan2 　　(1.Graduate School of Chinese Academy of Science,Beijing,100049,China;2.Yunnan Observatory,Chinese Academy of Science,Kunming,650011,China) 　　Abstract:This design analyses the character of Chirp function in the time and frequency domain zone.And after analyzing the input/output feature of the NCO IP core.The different output frequency by writing different controlling words which can be determined from the MegaCore environment.The FPGA′s running situation by oscillograph to inspect and verify feature of the design is detected.The conclusion that this design can get the Chirp′s function perfectly. 　　Keywords:NCO IP core;FPGA;Chirp function;MegaCore 　　 　　0 引 言 　　IP就是知识产权核或者知识产权模块的意思。在EDA技术和开发领域具有十分重要的作用,在半导体产业中IP定义为用于ASIC或FPGA/CPLD中预先设计好的电路功能模块。IP可以分为软IP,固IP和硬IP三种。 　　随着电子系统的越来越复杂,PLD设计的越来越庞大,这就增加了市场对IP核的需求,各大FPGA/CPLD厂商陆续推出了许多IP核。例如:FIR(有限冲击响应)数字滤波器 core;FFT(快速傅里叶变换)core,NCO(数控振荡器)core等,在设计中如果使用了这些知识产权核可以大大简化FPGA/CPLD的设计,加速设计速度,缩短研发周期,并且较之于开发者自己的设计程序,这些IP有更好的运算精度、速度、SFDR参数、SNR参数等,达到良好的效果! 　　由于电磁波在传输过程中,经过色散介质,如不均匀的波导经过高空电离层时会发生色散现象。Chirp函数在射电天文信号的消色散处理中发挥着重要的作用,研究在FPGA中实现Chirp函数是基于FPGA的射电宇宙信号处理的重要组成部分。如图1所示。 　　图1 基于FPGA的射电宇宙信号处理框图 　　该设计就是通过实时的改变NCO IP core的输入频率控制字的办法,数控频率输出的办法实现Chirp函数。 　　1 系统总体设计 　　Chirp函数根据输出频率的递变规律一般分为两种[1,2]:线性Chirp函数和非线性Chirp函数,以下是两种Chirp函数在频域上的表现如图2,图3所示。 　　图2 线性Chirp函数 　　图3 非线性Chirp函数 　　从图2,图3可以看出Chirp函数的频率输出与时间的f-t关系可以总结为: 　　对于线性Chirp函数: 　　在连续域时间域内有关系式: 　　fout=kt+f0(1) 　　式中:k为常数;f0为初始输出频率;t为连续时间。 　　在离散时间域有关系式: 　　fout=kn+f0(2) 　　式中:k为常数;f0为初始输出频率;n为采样点。 　　对于非线性Chirp函数:在连续域时间域内有关系式: 　　fout=f(t)+f0(3) 　　式中