- 1、本文档共13页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第4章_内部并行IO口
单片机MCS-51原理及应用开发教程 第4章 内部并行I/O口 典型的MCS-51单片机内部有四个8位的并行输入/输出口P0~P3,每一个端口均由端口锁存器、输出驱动器、输入缓冲器构成。共32根端口线。其中P0口为双向的三态数据线口,P1口、P2口、P3口为准双向口。各端口除可进行字节的输入/输出外,每个位口线还可单独用作输入/输出,因此使用起来非常方便。 第4章 内部并行I/O口 4.1 P0口的结构和功能 4.1.1 结构 P0口有8条端口线,命名为P0.7~P0.0,其中P0.0为低位,P0.7为高位。每条线的结构组成如图4.1所示。它由一个输出锁存器、转换开关MUX、两个三态缓冲器、与门和非门、输出驱动电路和输出控制电路等组成。 第4章 内部并行I/O口 4.1.2 P0口作通用I/O口 当CPU的控制信号为低电平时,即控制C=0,MUX向下接到锁存器的反相输出端。此时,与门输出0,使输出驱动器的上拉场效应管T2截止,而MUX将输出锁存器的端与输出驱动器的下拉场效应管T1的栅极接通,这种情形下,该下拉场效应管处于漏极开路状态。这时,P0口用作通用I/O口。 第4章 内部并行I/O口 4.1.3 P0口作地址/数据总线 1. P0口分时输出低8位地址、输出数据 2. P0口分时输入低8位地址、输入数据 第4章 内部并行I/O口 4.2 P1口的结构和功能 4.2.1 结构 4.2.2 功能 第4章 内部并行I/O口 4.3 P2口的结构和功能 P2口也是一个准双向口,它有两种使用功能:一种是在不需要进行外部ROM、RAM等扩展时,作通用的I/O口使用,其功能和原理与P0口第一功能相同,只是作为输出口时不需外接上拉电阻;另一种是当系统进行外部ROM、RAM等扩展时,P2口作系统扩展的地址总线口使用,输出高8位的地址A15~A7,与P0口第二功能输出的低8位地址相配合,共同访问外部程序或数据存储器(64KB),但它只确定地址,并不能像P0口那样还可以传送存储器的读写数据。P2口能带3~4个TTL负载。 第4章 内部并行I/O口 4.3.1 结构 4.3.2 P2口作通用I/O口 4.3.3 P2口作地址总线 第4章 内部并行I/O口 4.4 P3口的结构和功能 P3口是一个多功能的准双向口。第一功能是作通用的I/O口使用,其功能和原理与P1口相同。第二功能是作控制和特殊功能口使用,这时8条端口线所定义的功能各不相同。P3口能带3~4个TTL负载。 第4章 内部并行I/O口 4.4.1 结构 4.4.2 P3口作通用I/O口 4.4.3 P3口作第二功能使用 第4章 内部并行I/O口 4.5 并行I/O口的应用 4.5.1 作为通用I/O口的应用 4.5.2 简单I/O口的扩展应用 4.5.3 复杂I/O口的扩展应用 第4章 内部并行I/O口 4.6 接口的使用原则 在实际使用中,MCS-51单片机中的4个I/O接口一般遵循以下用法:P0口一般作为系统扩展地址低8位/数据复用口,P1口一般作为I/O扩展口,P2口作为系统扩展地址高8位和I/O接口扩展用的地址译码器的输入,P3口作为中断输入、串行通信口使用。无论是P0、P2口的总线复用,还是P3口的功能复用,内部资源会自动选择,不需要通过指令的状态选择。 对于一些线性元件,如键盘、码盘及LED显示等输入输出设备,由于MCS-51单片机提供不了足够的驱动电流,应尽量设计驱动部分。 L o g o L o g o * 第4章 内部并行I/O口 L o g o
文档评论(0)