Integrated PCM Codec外文翻译.doc

设计题目：Integrated PCM Codec译文 学生姓名： 学 号： 学 院： 电气与信息工程学院 班 级： 日 期： 2015年3月20日  集成PCM编解码器 库b . OHRI和迈克尔·J。卡拉汉,JR .)会员,IEEE 摘要指出单芯片的PCM编码电路的COMS过程中是如何实现的，设计使用两个线性模数转换器，使用再分配的技术。 实验的结果表明该电路满足需要非常低的功率运行要求。 一、单片CMOS PCM 编码 以数字的方式处理声音信号变得更受欢迎了，这里有几个有争议性的方法包括脉冲宽度调制、脉冲振幅调制、三角调制、脉冲编码调制。 一种特定的PMC编码方式在北美成了标准，在时分复用的方案上这里有两种独立的应用方式：传输与数字语言切换。传输包含从一个地方到另一个地方发送数字形式的语音数据，自从传输与接收从彼此之间分离后，某种形式的同步是隐含在这种方案中，这种类型的应用就是集中器和信道处理单元。 切换只涉及到一个声音通道连接到另一个数字的形式，这种方案使得传输和接收电路紧密相交，以至于时钟和同步通过同一个电路成为可能，这种类型的重要应用是电子专用自动交换机和数字控制办公的集合。 由[1]在系统中定义的，输入的模拟信号取样在8 KHZ的比率。图1展示了一个1 KHZ取样的输入方式，在每一个取样的时间，模拟信息转化为一个8位数字字在串行传输格式中以1.544Mbit/s的速率。 图2显示在一对电线上的24个声音信道的时分复用，（为了简单，只是显示简单的操作） 每一个频道都是第一次限带控制发射的倾斜体少于4 KHZ，然后采样和转换成一个伴随矩阵的数字代码。8 bit数连续在一个多路复用器上传输，1.544Mbit/s的比特流发送到一个适当的An（n=1,2,…24）信道连同着Bm(m=1,2,…24)信息的多路复用选择器，这是由计算机选择，有时被称为共同控制。 对于传输应用数字脉冲编码调制数据传输在两个中心办公室成为可能，为了转换应用程序，例如一个交换机允许连接的两个声音路径，数字交换可以不再需要低阻力模拟电路产品。 Manuscript received June 5, 1978; revised September 11, 1978. The authors are with MOSTEK Corporation, Carrollton, TX 75006. 这个设备的选择是金属栅极CMOS，这个技术允许使用非常低电压的数字电路和比单极性MOS更容易模拟的设计，这个过程需要选择正负5V两个供应的需要。为了减少功耗，所有的数字逻辑操作从积极的供给地面，只有模拟部分来自正负电压供应（一个放大器和一个比较器）。 图3表示的图形框表示了编码器电路，这个重要特色的方案使用如下列举： 两个为编译码器的数模转换器提供的系统隔离了没有可完成的使用数模转换路径，电容的两个数模转换器方法还可以消除外部采样/保持的电容器以及外部过滤消零需要在共享数模转换的方法内。这是最小化所需要的外部组件。 完成信道组D3的信号兼容需求。 实现最小系统所需的使用的模拟组件数量，也即两个：一个数比较仪和在运算电路里仅仅的一个放大器。最小的线性组件帮助减少系统的功率消耗是在电路设计中高于一切的考虑，使用COMS处理，数字消耗的一部分能量仅仅在传输中，线性单元连续的消耗能量。 在数字部分允许容易的从P-law转换到A-law，让电源消耗在同步/异步数据输入/输出的比特率从128kHz到2.048MHz的改变可忽略成为了可能。 二、操作模式 发射和接收函数在主时钟里是完全相互独立的，因此，这个芯片可以在不同的输入/输出时钟频率里运行在同步/异步模式，芯片图如图4所示，发射和接收的操作模式在下面详细描述。 A．接收的操作模式 在接收的操作模式里，当接收同步是高周期的时候串行输入数据被转移到接收时钟频率的输入缓冲区内，当更新接收DAC的输出工作周期为100%时，翻译后的数据可以从8到13位转换器锁定到可接收的13位上，以接收DAC作为样本并由单位增益运算放大器输出缓冲。 在执行7位解码信号帧和输入数据位锁定到Sig A/SigB输出，锁存器的A/B选择（RCV）输入，当第八个字符是一个信号位，它是分配的价值半步。这一结果导致S/D比值低于如果将任意选择1或0。 图5显示了实现电路的7位/8位解码，帧1通过5且7通过11，输入A为1。8位对应于Q7的输出且在这期间编码B为1；因此输出C为0，结果为8位解码。帧2和帧12的输入A为0导致8位是0且输出C为0，相应的半步抵消控制为1.。这导致一个7位解码与一个有效的半步抵消信号帧和其他8位期间解码帧。 B．传输的控制模式 在这种模