基于FPGA的频率计设计推荐.doc

学号 成绩 《》课程论文 题目 基于FPGA的设计 作 者 班 级 院 别 专 业 电子信息工程 完成时间 20年月日 个计数误差。此方法的测量精度主要取决于基准时间和计数器的计数误差。等精度测频方法是在直接测频方法的基础上发展起来的。它的闸门时间不是固定的值，而是被测信号周期的整数倍，即与被测信号同步，因此，摒除了对被测信号计数所产生的个计数值的误差，并且达到了在整个测试频段的等精度测量。本设计采用的是直接计数法来测量频率。 2论文主要完成的工作 本次课程设计的主要目的旨在通过独立完成一个“数字频率计”的设计，达到对EDA技术的熟练掌握，提升对《EDA技术及应用》课程所学内容的掌握和应用。从而了解EDA的原理、应用领域和基本的设计方法，熟悉数字电路设计方法，掌握图形设计方法，了解VHDL硬件描述语言。增强自己研究问题和创新意识的能力。 3系统硬件设计 3.1频率测量的原理和外围硬件电路的设计 所谓频率，就是周期性信号在单位时间(1s)内变化的次数。若在一定时间间隔T内测得这个周期性信号的重复变化次数为N，则其频率可表示为。 频率测量方法可分为模拟测量法与数字测量法两类。模拟测量法包括利用谐振特性进行测量和与已知标准频率信号比较形成的李萨育图形进行测量。模拟测频法测量系统复杂，使用不方便，精度也很难保证。 数字测量方法的基本工作原理是：先对被测量信号进行整形变换，得到与其同频的脉冲串信号，对于频率较高的脉冲信号，通过在已知的闸门时间内对其进行计数计算出信号频率，称为测频法。对于频率较低的脉冲信号，则在被测信号一个周期内对已知的标准频率信号进行计数，测出其周期值，进一步再换算为频率值，称为测周法。图1是数字频率计的组成框图。被测信号V经放大整形电路变成计数器所要求的脉冲信号I，其频率与被测信号的频率相同。时基电路提供标准时间基准信号II，其高电平持续时间T1=1s，当1s信号来到时，闸门开通，被测脉冲信号通过闸门，计数器开始计数，直到1s信号结束时闸门关闭，停止计数。若在闸门时间1s内计数器计得的脉冲个数为N，则被测信号频率=。逻辑控制电路的作用有两个：一是产生锁存脉冲IV，使其显示器上的数字稳定；二是产生清零脉冲V，使计数器每次测量从零开始计数。 图1 数字频率计的组成框图 本设计的系统除了脉冲整形、显示部分的电路不在可编程电路之中，其余的电路都集成在可编程逻辑器件中。频率计硬件电路示意图如图2所示。 图2 频率计硬件电路示意图 其中，放大整形电路由晶体管3DG100与74LS00等组成，其中3DG100组成放大器将输入频率为的周期信号如正弦波、三角波等进行放大。与非门74LS00构成施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲。放大整形电路如图3所示。一般来说，多个七段LED数码管的连接并不是把每个数码管都独立地也可编程逻辑电路连接，而是把所有的LED管的输入信号连在一起，如图4所示。这样做的好处有两点：其一是节约可编程逻辑器件的I/O口；其二是降低功耗。每次向LED写数据时，通过片选信号选通其中一个LED管，然后把数据写入该LED管。因此每个时刻只有一个LED是亮的。为了能持续看到LED上面的显示内容，必须对LED管进行扫描，即依次并循环地点亮各个LED管。利用人眼的视觉暂停效应，在一定的扫描的频率下，人眼就会看到好几个LED一起点亮。每个LED消耗的功率是比较大，如果所有的LED一起点亮，其功率很大。利用扫描的方法，那么每个时刻只有一个LED管是亮的，因此大大减少了功耗。 扫描频率的大小必须合适才能达到很好的效果。如果扫描频率太小，则每个LED开启和关断的时间间隔就会大于人眼的视觉暂停时间，那么就会产生闪烁现象。而扫描频率太大会造成LED的频繁开启和关断，大大增加LED的功耗（开启和关断的时刻功耗很大）。一般来说，扫描频率选在50HZ左右比较合适。显示管理电路如图4所示（扫描频率选在50HZ）。 图3 放大整形电路示意图 图4 LED显示管理电路原理示意图 3.2主控模块 ACEX 1K 系列器件是Altera 公司近期推出的新型CPLD 产品。该器件基于SRAM,结合查找表（LUT）和嵌入式阵列块（EAB）提供了高密度结构,可提供10 000 到100 000 可用门,每个嵌入式阵列块增加到16 位宽可实现双端口,RAM 位增加到49125 个。其多电压引脚可以驱动2.5V、3.3V、5.0V 器件,也可以被这些电压所驱动；双