多彩循环彩灯控制器设计-应用文.docVIP

  1. 1、本文档共24页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
毕业论文毕业设计开题报告论文报告设计报告可行性研究报告

课程设计任务书 学生姓名: 专业班级: 电气1106 指导教师: 工作单位: 自动化学院 题 目: 循环彩灯控制器 初始条件: Quartus4.1以上版本软件; 课程设计辅导资料:“数字电路EDA入门”、“VHDL程序实例集”、“EDA技术与VHDL”、“EDA与数字系统设计”等; 先修课程:电路、电子设计EDA、电子技术基础等。 主要涉及的知识点: 门电路、组合逻辑电路、时序逻辑电路等。 要求完成的主要任务: (包括课程设计工作量及其技术要求,以及说明书撰写等具体要求) 课程设计时间:1周; 课程设计内容:根据指导老师给定的题目,按规定选择其中1套完成; 本课程设计统一技术要求:研读辅导资料对应章节,对选定的设计题目进行理论分析,针对具体设计部分的原理并对实验结果进行分析; Quartus软件的使用:原理实验结果分析500字); 参考文献; 其它必要内容等。 时间安排: 具体时间 设计内容 7月7日 指导老师就课程设计内容、设计要求、进度安排、评分标准等做具体介绍。学生确定选题,明确设计要求 7月8日 开始查阅资料,完成相关电路原理分析、代码或原理图设计。 7月9日 采用VHDL或Verilog语言编程,上机调试,得出实验结果 7月10日 撰写课程设计说明书 7月11日 上交课程设计说明书,并进行答辩 指导教师签名: 年 月 日 系主任(或责任教师)签名: 年 月 日 目 录 摘要 I 1.1 设计意义 1 1.2 设计要求 1 2 方案设计 2 2.1设计方案一 2 2.2设计方案二 4 2.3 方案比较 5 3 部分电路设计 6 3.1 555脉冲发生器 6 3.2 计数器电路 7 3.3 灯左移逐一点亮控制电路 9 3.4 LED电路 12 4 调试与检测 13 4.1 调试中故障及解决办法 13 4.2 调试与运行结果 13 5 仿真操作步骤及使用说明 15 附录 18 摘要 这次设计彩灯控制循环器主要是实现自然数列,奇数列,偶数列,音乐数列的循环显示,于是总电路可以分为循环电路,自然数列显示电路等序列显示电路,此外就是脉冲产生电路和分频电路,分频电路的作用是使自然序列和音乐序列的显示时间与奇偶电路的显示时间相等。 74LS90逻辑电路图如图3.6-1所示,它由四个主从JK触发器和一些附加门电路组成,整个电路可分两部分,其中FA触发器构成一位二进制计数器;FD、FC、FB构成异步五进制计数器,在74LS90计数器电路中,设有专用置“0”端R1、R2和置位(置“9”)端S1、S2。 74LS90具有如下的五种基本工作方式: (1)五分频:即由FD、FC、和FB组成的异步五进制计数器工作方式。 (2)十分频(8421码):将QA与CK2联接,可构成8421码十分频电路。 (3)六分频:在十分频(8421码)的基础上,将QB端接R1,QC端接R2。其计数顺序为000~101,当第六个脉冲作用后,出现状态QCQBQA=110,利用QBQC=11反馈到R1和R2的方式使电路置“0”。 (4)九分频:QA→R1、QD→R2,构成原理同六分频。 (5) 十分频(5421码):将五进制计数器的输出端QD接二进制计数器的脉冲输入端CK1,即可构成5421码十分频工作方式。 图9 74LS151引脚图 输入 输出 WGi838电子-技术资料-电子元件-电路图-技术应用网站-基本知识-原理-维修-作用-参数-电子元器件符号 数据选择 选通 Y W C B A G × × × H L H L L L L D0 D0 L L H L D1 D1 L H L L D2 D2 L H H L D3 D3 H L L L D4 D4 H L H L D5 D5 H H L L D6 D6 H H H L D7 D7 当清除端(CLEAR)为低电平时,输出端(QA-QH)均为低电平。 串行数据输入端(A,B)可控制数据。当 A、B任意一个为 低电平,则禁止新数据输入,在时钟端(CLOCK)脉冲上升沿作用下Q0 为低电平。当A、B 有一个为高电平,则另一个就允许输入数据,并在CLOCK 上升沿作用下决定Q0 的状态。 引脚功能: CLOCK :时钟输入端 CLEAR: 同步清除输入端(低电平有效) A,B :串行数据输入端 QA-QH: 输出端 图10 74LS164引脚图及功能表 3.4 LED电路 8只LED显示电路如图11

文档评论(0)

youngyu0329 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档