同步时序逻辑电路的分析举例 .docVIP

同步时序逻辑电路的分析举例 nbsp;nbsp;nbsp;例1 试分析图1所示时序逻辑电路 nbsp;nbsp;nbsp;nbsp;解：分析过程如下： nbsp;nbsp;nbsp;nbsp;1.写出各逻辑方程式 nbsp;nbsp;nbsp;nbsp;(1)这是一个同步时序电路，各触发器CP 信号的逻辑表达式可以不写。 nbsp;nbsp;nbsp;nbsp;(2)输出方程nbsp;nbsp;nbsp;nbsp;Z =Q1nQ0n nbsp;nbsp;nbsp;nbsp;(3)驱动方程 nbsp;nbsp;nbsp;nbsp;J0=1 K0=1 nbsp;nbsp;nbsp; nbsp;nbsp;nbsp;nbsp;2.将驱动方程代入相应的JK触发器的特征方程，求得各触发器的次态方程为： nbsp;nbsp;nbsp; nbsp;nbsp;nbsp; 图1nbsp; 例1的逻辑电路图 nbsp;nbsp;nbsp;nbsp;3. 列状态表，画状态图和时序图 nbsp;nbsp;nbsp;nbsp;列状态表是分析时序逻辑电路的关键一步，其具体做法是：先填入电路现态Qn（本例中为Q1n ，Q0n ）的所有组合状态以及输入信号X的所有组合状态，然后根据输出方程及状态方程，逐行填入当前输出Z的相应值，以及次态Qn+1（Q1n+1 ，Q0n+1）的相应值。该电路的状态表如表1。根据状态表可作出状态图，如图2所示。 表1nbsp;nbsp;例1的状态表 nbsp;nbsp;nbsp;nbsp;设电路的初始状态为Q1nQ0n=00，根据状态表和状态图,可画出在一系列CP 脉冲作用下电路的时序图，如图3所示。 图2nbsp; 例1的状态图 图3nbsp;nbsp;例1电路的时序图 nbsp;nbsp;nbsp;nbsp;4.逻辑功能分析 nbsp;nbsp;nbsp;nbsp;由该例的状态图就可看出，此电路是一个可控计数器。当X=0时，进行加法计数，在时钟脉冲作用下，Q1Q0的数值从00到11递增，每经过4个时钟脉冲作用后,电路的状态循环一次。同时在Z 端输出一个进位脉冲，因此，Z 是进位信号。当X=1时，进行减1计数，Z 是借位信号。 nbsp;nbsp;nbsp;nbsp;例2 分析图4所示的逻辑电路 图4nbsp;例2的逻辑电路图 nbsp;nbsp;nbsp;nbsp;解：由图4可见，这是一个同步时序逻辑电路,电路中没有输入信号X，而且电路的输出直接由各触发器的Q 端取出。分析过程如下： nbsp;nbsp;nbsp;nbsp;1. 写出各逻辑方程 nbsp;nbsp;nbsp;nbsp;(1) 输出方程 Z0=QOnnbsp;nbsp; Z1=Q1nnbsp;nbsp; Z2=Q2n nbsp;nbsp;nbsp;nbsp;(2) 驱动方程 D0=Q0nQ1nnbsp;nbsp; D1=Q0nnbsp;nbsp; D2=Q1n nbsp;nbsp;nbsp;nbsp;2. 将驱动方程代入相应的D触发器的特性方程，求得各D 触发器的次态方程 nbsp;nbsp;nbsp;nbsp;nbsp;nbsp;nbsp;nbsp;nbsp;nbsp;nbsp;nbsp; Q0n+1=D0=Q0nQ1n,nbsp; Q1n+1=D1=Q0n,nbsp; Q2n+1=D2=Q1n nbsp;nbsp;nbsp;nbsp;3. 列状态表，画状态图和时序图 表2nbsp;nbsp;例2的状态表Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1000001001010010100011110100001101010110100111110图5nbsp;nbsp;例2的状态图 图6nbsp; 例2的时序图 nbsp;nbsp;nbsp;nbsp;从状态图可见，001，010，100这3个状态形成了闭合回路，在电路正常工作时,电路状态总是按照回路中的箭头方向循环变化，这3个状态构成了有效序列,称它们为有效状态，其余的5个状态称为无效状态(或偏离态)。 nbsp;nbsp;nbsp;nbsp;4. 逻辑功能分析 nbsp;nbsp;nbsp;nbsp;该电路的状态表和状态图不太容易直接看出此电路的逻辑功能，而由它的时序图可见，这个电路在正常工作时，各触发器的Q 端轮流出现一个脉冲信号，其宽度为一个CP 周期，即1TCP ,循环周期为3TCP ，这个动作可以看作是在CP 脉冲作用下，电路把宽度为1