采样保持电路结构的选择.docVIP

一、采样保持电路结构的选择 常见的采样保持结构有以下两种： 图1、电荷传输型采样保持电路 图2、电容翻转型采样保持电路 图3、图1，图2所用的时钟信号 工作原理：一、电荷传输型采样保持电路 首先Φ1、Φ1’为高电平，采样电容CS对输入信号进行采样，然后Φ1’比Φ1提前0.4ns进入下降沿，此时x点为高阻状态，故当Φ1变为低电平，即ks1开关关断时，x点不再导通，即抑制了开关ks1的电荷注入效应。当Φ2为高电平的时候，Φ1、Φ1’此时为低电平，电路进入保持状体。CS上的差分电荷就传到了Cf上，此时差分输出电压即为差分输入电压（CS=Cf）。 二、电容翻转型采样保持电路 首先Φ1、Φ1’为高电平，采样电容CS对输入信号进行采样，然后Φ1’比Φ1提前0.4ns进入下降沿，此时x点为高阻状态，故当Φ1变为低电平，即ks1开关关断时，x点不再导通，即抑制了开关ks1的电荷注入效应。当Φ2为高定平时，采样电容C的左端接放大器的输出端，因为输出共模电平等于输入共模电平，所以采样保持电路的输出等于采样保持电路的输入。 对两种结构进行对比。 所需放大器的带宽。 为简化分析我们将其简化为单极点系统，则放大器的传输函数为： (1) 式中：A表示低频增益，为3dB带宽。 将放大器接成闭环后，其闭环传输函数为： （2） 其中f为反馈系数。 则该闭环系统的时间常数为： τ== (3) 其中为运放的单位增益带宽 对于单位阶跃输入信号，闭环系统输出阶跃响应为： Vout（t）= （4） 同样我们要求输出的误差必须小于1/2LSB，得 (5) 从（3）、（5）我们可得 （6） 其中为信号建立时间，大约为3/8T。 在电荷传输型的采样结构中，理想情况下f=Cf/(CS+Cf)=1/2;而在电容翻转型结构中f=1:；故从（6）式可以看出电荷传输型的采样结构中所需运放的带宽是电容翻转型结构所需运放带宽的2倍。 噪声 电荷传输型采样保持电路的噪声为2KT/C,电容翻转型采样保持电路的噪声为KT/C（A 3-V 340-mW 14-b 75-Msample/s CMOS ADC With 85-dB SFDR at Nyquist Input），而噪声的大小决定了我们采样电容的大小，采样电容的增大会增加放大器的负载电容，同样会增大功耗。 输入范围 电容翻转型采样保持电路要求输入共模电压和输出共模电压必须相同，故电容翻转型所需放大器应有较大的输入范围，在此应该是1.15V—2.15V的输入范围。而电荷传输型在保持时传输仅仅是差分信号电荷，故输入共模电压可以与输出共模电压不同。 根据以上三点比较我们选择电容翻转型采样保持电路。 二、采样保持电路参数的计算 精度（resolution） 规定此采样保持用在精度为12位的ADC上。 采样速率（conversion rate） 规定此采样保持电路用在采样速率为50MHZ的ADC上 3、 输入范围（Input range） 采样保持电路的单端输入范围： VINp（max）—VINn（min）=2.15-1.15=1V 所以全差分输入范围为-1V到1V，即2Vpp。 输出摆幅（output range） 因为输出跟随输入，故此采样保持电路输出范围亦为-1V—1V，即2Vpp SNDR（信噪失真比） 模数转换器的实际有效位数是根据信噪失真比得到的，其关系式为： 有效位数ENOB=（SNDR—1.76dB）/6.02dB （1） SNDR=6.02ENOB+1.76 （2） 若要取得12位的有效位，将ENOB=12带入式（2）得 SNDR=74dB 但是实际中并不可能达到12位的有效位，我们如果按照11位的有效位进行计算，则SNDR=67.98dB。 INL/DNL（积分非线性/微分非线性） 当DNL1LSB时，就会出现丟码，所以DNL必须小于1LSB。 故我们的具体设计指标如下表所示 指标名称 指标目标 工艺 Tsmc 0.35um 电源电压 3.3V 差分输入范围 2V（2Vpp） 采样速率 50MSPS 精度 12 SNDR 74dB INL/DNL =1LSB 有效位 12 表一、采样保持电路的参数 三、采样保持电路中放大器相关参数的计算及结构的选取。 1、相关参数的计算 （1）负载电容 （1） 在采样保持电路中开关的噪声必须小于量化噪声，故 KT/C整理得： 其中FS=1V 解得C0.87pF，在此我们取Cs=1.2pF 所以（1）式中采样电容Cs=1.2pF，Cout为运放输出的寄生电容，在此取Cout=0.2pF，Ccom为比较器电容，在此我们也取0.2pF，Ccmfb为共模反馈电路的寄