基于ARM的LCD显示系统的设计精选.docVIP

目录 摘 要 II 1设计目的 1 2设计原理 1 3设计内容 1 3.1S3C2440A最小系统. 1 3.2显示系统硬件电路 2 3.2.1LCD控制电路 2 3.2.2时序和数据匹配电路 5 3.2.3多路电压产生电路 6 3.2.3以太网通信模块 9 3.2.4显示驱动和LQ035Q7DH01的接口电路 7 3.2.5 显示系统整体结构框图 8 3.3显示系统软件编写 8 总结与致谢 10 参考文献 11 摘 要 嵌入式系统是嵌入到对象体系中的专用计算机系统。以嵌入式计算机为核心的嵌入式系统是继IT网络技术之后，又一个新的技术发展方向。本文介绍和设计了一款基于ARM嵌入式系统的LCD显示系统。该系统在功耗，体积，集成度，成本等都有较好的优势，具有一定的实用意义。  ??? 关键词：嵌入式;LCD;S3C2440A;LQ035Q7DH01; 1 设计目的 以三星公司的嵌入式微处理器S3C2440A和夏普公司3.5inLCD屏LQ035Q7DH01为基础,设计了显示硬件电路,不论是显示硬件电路还是软件驱动程序,都有很强的可移植性,可以方便地移植到不同的平台。 2 设计要求 设计要求实现一个能把采集和处理的数据，图像显示在LCD上的系统。该系统可以把采集来的数据经过ARM的处理后显示在LCD上。采集数据和处理数据可以自己根据具体情况自己设定（如键盘输入，ARM计算等）。根据设计题目的要求，选择确定ARM芯片型号、LCD型号、LCD控制器芯片型号，完成系统硬件设计。 3 设计内容 3.1 S3C2440A最小系统 为确保S3C2440A的基本运行需求，对ARM主芯片的基本硬件设计，包括电源，时钟以及复位的设计  图1 时钟以及复位的设计 3.2显示系统硬件电路 3.2.1LCD控制器电路 LCD控制器用来传输图像数据并产生相应的控制信号,S3C2440A LCD控制器能支持高达4K色STN屏和256K色TFT屏,支持1024×768分辨率下的各种液晶屏, 具有LCD专用DMA。LCD控制器产生的控制信号和数据信号主要有： VFRAME：LCD 控制器和LCD驱动器之间的帧同步信号, LCD控制器在一个完整帧显示完成后插入一个VFRAME信号,开始新一帧的显示。 VLINE：LCD控制器和LCD驱动器之间的行同步信号,LCD控制器在整行数据移入LCD驱动器后插入一个VLINE信号。 VCLK：LCD控制器和LCD驱动器之间的像素时钟信号, 由LCD控制器送出的数据在VCLK的上升沿处送出,在VCLK的下降沿处被LCD驱动器采样。 VM：数据输出使能信号,在VM 信号跃变成高电平后行数据信号开始由LCD控制器输出至LCD驱动器,当VM信号跃变为低电平后数据输出停止。 数据线：也就是RGB信号线,S3C2440A LCD控制器有VD[0:23]共24根数据线,数据格式不同,接线方式就不同。本文用的是RGB565方式,只需要16根数据线(红色5根,绿色6根,蓝色5根)。其数据线接线方式如表1所示： 图2 LCD控制器电路 3.2.2时序和数据匹配电路 由于S3C2440A 的LCD控制器与LCD屏LQ035Q7DH01在数据格式及显示时序上无法匹配,需要选用一种时序控制IC或者用CPLD(也就是通常所说的LCD伴侣芯片)来对不同数据格式的数据接口进行映射。但CPLD面积较大、成本较高,因而通常只在需要对电路进行灵活配置的情况下才使用。本文时序控制IC选用夏普公司的LZ9FC22。该芯片专用于对TFT型QVGA屏幕(屏幕分辨率320×240)的LCD进行时序控制。这是一个18bit(R6G6B6)的控制器,由于本文采用的是RGB565 16位工作模式,所以将其输入引脚R0和B0接地。时序和数据匹配电路如图所示： 图3 时序和数据匹配电路 3.2.3多路电压产生电路 图4 多路电压产生电路 3.2.4显示驱动和LQ035Q7DH01的接口电路 显示驱动和LQ035Q7DH01的接口电路如图所示： 图5 显示驱动和LQ035Q7DH01的接口电路 3.2.5显示系统整体结构框图 图6 整体结构框图 3.3显示系统软件编写 文中根据需要为S3C2440A的LCD 控制器定义了一个专用结构体s3c2440fb_mach_info：struct s3c2440fb_mach_info{u_long pixclock; /* 像素时钟频率 */u_char bpp; /* 每像素需要的bit数 */u_short xres; /* 显示器行分辨率 */u_short yres; /* 显示器列分辨率 */u_char hsync_len; /* 行同步信号的长度