课程设计(论文)-数字钟的设计与制作精选.docVIP

课程设计(论文)说明书 题 目： 数字钟的设计与制作 院 （系）： 电子工程与自动化学院 专 业： ＸＸＸＸＸＸＸＸ 学生姓名： ＸＸＸ 学 号： XXXXXXXXXX 指导老师： ＸＸＸ 2011 年 1 月 20 日 内容摘要： 时间是人类用以描述物质运动过程或事件发生过程的一个参数，确定时间，是靠不受外界影响的物质周期变化的规律。例如月球绕地球周期，地球绕太阳周期，地球自转周期，原子震荡周期等日晷漏数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，已得到广泛的使用。 1.设计任务与目的 4 2.设计功能要求 4 3.电路设计 4 3.1设计方案论证和选择 4 3.2系统框图 5 3.3单元电路的设计 6 3.3.1 振荡电路 6 3.3.2 计数电路 7 3.3.3译码与显示电路 8 3.3.4 整点报时电路 9 3.3.5 按键清零计时电路 9 3.4 总体电路工作原理描述 10 4.电路的组装与调试 10 5.电路的评价 11 6.总结 11 致 谢 12 参考文献 12 附录 13 1. 设计任务与目的： 设计一种多功能，为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号.可用中小规模集成电路单片机利用单片机实现的电子钟具有编程灵活，并便于功能的扩展。 图1 实际功能要求设计系统框图：（设计秒计数60进制） 图2 3.3 单元电路的设计 对于各单元电路的设计方案将有不同的几种，其不同的方案采用的器件均有所不同，下面将一一分析各单元电路方案的实现与特点比较。 3.3.1 振荡电路 振荡电路主要是产生1Hz时钟供秒的个位计数器作为时钟触发信号，同时也供一个声音频率（一般1kHz左右）给报时电路作为扬声器驱动信号。 方案一：采用555芯片产生1kHz后做千分频输出1Hz时钟，如下图： 图3 由于555是利用电容的充放电产生矩形波时间误差较大，需通过产生高频繁波形从而减少误差，但这样就必须另外加分步电路做分频，这样增加了制作的成本。 方案二：采用石英晶振电路产生稳定的时钟后做分频 具体：采用CD4060（由一振荡器和14级二分频电路组成）接值为32.768kHz的晶振产生2Hz时钟后通过用CD4013构成二分频电路，总体将32.768kHz做15级二分频最终产生1Hz时钟。公式为：32768÷215=1（Hz） 下图为CD4060的芯片管脚与功能说明： CPI’：时钟输入端 CP0：时钟输出端 CP0’:反相时钟输出端 Q4~Q10,Q12~Q14: 计数器输出端 图5 两方案比较： 通过555芯片产生的时钟周期与RC电路值有关容易产生较大的误差且需要使用3块十进制芯片构成千分频电路，而通过CD4060产生的时钟周期只与晶振的谐振频率有关可以产生稳定精确的时钟信号且仅需再加1块二分频芯片即可实现，综合考虑最终选择采用方案二。 3.3.2 计数电路 计数电路主要是通过用同步或异步十进制计数器（或其它进制）级联构成24进制或60进制计数器。通过使用不同的进制有以下几种方案： 方案一：同步十进制计数器74LS160实现，如下图： 图6a.同步级联（60进制） 图6b. 异步级联（60进制） 从图可看出，无论通过74LS160采用同步级联还是异步级联，要构成60进制（24进制同理）都需要增加外部的逻辑门电路才可实现。以已类推采用74LS192也是如此。 方案二：采用内部集成有双输入与门的双输入清零端74LS90(异步十进制)和74LS92（异步六进制）构成60进制计数器（24进制同理），如下图： 图7a. 24进制 图7b. 60进制 由于74LS90和74LS92都是下降沿触发，如上图将低级电路的Q3端联至高级的时钟端即可在低级的溢出时(即，从9到0)的下降沿触发高一级，实现进位时钟。从上图发现由于74LS90和74LS92内部集成有双输入与门的双输入清零端，所以不需要外加逻辑门电路即可通过清零反馈方法构成24或60进制的计数器电路。 综合比较可发现，采用74LS90和74LS92构成计数器节省了外加逻辑门的必要，成本更低，所以采用方案二设计计数电路。 下表为74LS92的真值表。 3.3.3 译码与显示电路 由于计数器构成的扩展进制数多为BCD码输出形式，所以显示宜采用由