CW5521内核及外设框图-Read.ppt

ChipWrights 系列产品，基于 CWvX? 结构. TMS320DM642-720 blackfin Sonys 360 Degree Camera 360 度全景照相机 第一章: CWvX Processor 总览 1.1 CWvX 结构 1.2 并行数据通路结构 第二章: CW5521 描述 总揽，串行并行数据结构 第三章: Signal Pins System and Clock Pins 、 System Power and Ground Pins 、 Host/Peripheral Interface Pins 、 GPIO、 USB、 ACI、 PWM 、 SSI、 UART 、 Video Interface Pins、 DDR-SDRAM 、 Test Pin 、 JTAG Test/Debug Port Logic 第四章: Clock Signals and Power States 1.1 CWvX Architecture ChipWrights CWvX架构是CW DSP的基础，它对窄数据（32bit或更少）的并行图像/视频处理 进行了优化。这些优化包括： SIMD single instruction/multiple data 16个数据通路datapath（并行处理单元） 一个类似于传统的RISC处理器串行通路（Serial RISC control processor ） CodeWarrior-tm software development tools. 优化了的C/C++编译器，汇编器，链接器，调试器，cycle-accurate simulator. 1.1.1 基本结构单元 2.2 CWvX Processor Components 2.2.1/2数据通路 串行数据通路 大多用于地址计算，loop计数和系统控制代码 并行数据通路 大多用于算法处理 2.2.3 The Instruction Pipeline指令流水线 1.1.2 Parallel Datapath Structure 16路32位并行处理单元 每个并行数据通路都有独立的31x32-bit register file；extractor, a multiplier,an ALU with a 16-bit accumulator, inserter. 每个通路都可以禁止或使能 1.1.3 Serial Datapaths 可用于支持并行数据的操作、提供地址、提取/加入信息，也可用来访问控制寄存器、管理程序计数器。 有自己的32个longword 寄存器和RISC-type指令，但是和并行通路共享指令流。 串行通路的寄存器在并行操作时作为控制寄存器，指明并行操作的数据类型、位宽等， 在非并行操作时，作为普通寄存器-视为32位带符号整数 1.1.4 Primary Memory 片上SRAM buffer，可升级，CW5521有256 KB，用于存储数据，查找表，变量等 作为8个交替的8Kx 32 banks来访问 每个指令周期可以读取或写入8个32-bit longwords 1.1.5 Instruction Cache 高速内存，指令加载到此并由此执行（串行通路和并行通路），可升级 CW5521可以存储4096个32-bit指令(16K)，并可以用一个64字节的块直接映射。 16 KB direct mapped cache holds 4,096 32-bit instructions 1.1.6 System Bus and DMA Internal Bus Controller 用于连接PMEM和ICache，以及系统外设源或目标 ，包括视频输入输出，处理器，等 ‘AHB’ is a pipelined, multi-master, burst-oriented bus, and can be used in a wide variety of system configurations.——32位内部系统总线 Fast AHB 用于访问高速系统资源, 如PMEM、DDR-SDRAM, 与DSP core处于相同速率 AHB 用于访问其他的系统外设和资源如：JPEG encoder, 视频输入输出, USB, 工作于DSP core速率的一半。 8个独立DMA 1.2 Parallel Datapath Structure 处理器可以在一个周期内执行一条指令,所有使能的数据通路执行相同的指令. 并行数据通路执行有五个步骤： 读取Register File 指定数据源和数据地址，包括数据，系数，变量等。在此过程中，需要读取两个源寄存器和选择一个结果寄存器。指令执行中用到的源数据不会依赖