[工学]第八章 半导体存储器与可编程逻辑器件.ppt

概 述 从逻辑功能的特点来看，数字电路可分为通用型和专用型两种。前面介绍的都属于通用型。如门电路、计数器、寄存器等。 可编程逻辑器件PLD（Programmable Logical Device)。它属于通用器件，但它的逻辑功能是由用户通过编程来设定的。PLD的集成度很高，足以满足一般数字系统的要求。 编程单元的地址分配和功能划分 在GAL中，除与逻辑阵列外，还有另外一些编程单元。 3、结构控制字 GAL器件的各种功能配置是由结构控制字来控制的。用户可通过编程软件自动设置4个结构控制字，就可使OLMC定义成如下表所示的五种不同的功能组合。 4、PLD的编程 一般采用ABEL、CUPL、GALLABFM 或FM（Fast-Map）等。 ABEL、CUPL为高级开发软件，具有自动化简功能，在输入文件中可采用逻辑表达式、真值表和状态转换图三种逻辑描述方法，是编译型的通用软件，具有源文件格式简单、易学等特点。 小 结 三、可擦除可编程ROM（EPROM） 当浮栅上带有负电荷时，则衬底表面感应的是正电荷，这使得MOS管的开启电压变高，如果给控制栅加上同样的控制电压，MOS管仍处于截止状态。 SIMOS管利用浮栅是否累积有负电荷来存储二值数据。 存储单元采用N沟道叠栅管(SIMOS)。其结构如下： 写入数据前，浮栅不带电荷，要想使其带负电荷，需在漏、栅级上加足够高的电压25V即可。 若想擦除，可用紫外线或X射线，距管子2厘米处照射15-20分钟,使得浮栅上的电子形成光电流而泻放. 当浮栅上没有电荷时，给控制栅加上控制电压，MOS管导通. 与EPROM的区别是： 浮栅延长区与漏区N+之间的交叠处有一个厚度约为80A (埃)的薄绝缘层。 四、隧道MOS管 E2PROM 也用浮栅是否积累有负电贺来存储数据,可用电擦除信息，以字为单位，速度高，可重复擦写1万次以上。 与EPROM的区别是: 1.闪速存储器存储单元MOS管的源极N+区大于漏极N+区，而SIMOS管的源极N+区和漏极N+区是对称的； 2. 浮栅到P型衬底间的氧化绝缘层比SIMOS管的更薄。 五、快闪存储器 Flash Memory 浮栅的写入与擦除是分开进行的，按字写入,按块擦除.目前性能较好的闪存可重复擦写百万次以上，在数码存储设备中有广泛应用。 （1） 用于存储固定的数据、表格 （2） 码制变换 六、 ROM的简单应用 （3） 用户程序的存贮 （4） 构成组合逻辑电路 例 1 用ROM实现十进制译码显示电路。 替换显示译码器 m0 m1 m2 m9 … … 例 2 用ROM实现逻辑函数。 2/4线译码器 A1 A0 m0m1m2m3 D0 D1 D2 D3 8.3.1 PLD的电路表示法 8.3.2 可编程阵列逻辑器件(PAL)简介 8.3.3 可编程通用阵列逻辑器件(GAL) 还有很多电路实现复杂逻辑功能，是为某种用途专门设计的集成电路，称为专用集成电路ASIC (application specific integrated circuit) 1.引 言 由PLD编程的开发系统由硬件和软件两部分构成。硬件为计算机、专用编程器等；软件为集成开发软件、ABEL、VHDL等语言。 在系统可编程器件isp的编程更为简单，不需专门的编程器，只要将计算机运行的编程数据直接写入PLD即可。 按集成密度分为(一般以1000门为分界线) 2.可编程逻辑器件的分类 电可编程逻辑器件 可编程逻辑阵列 可编程阵列逻辑 可编程通用阵列逻辑 复杂可编程逻辑器件 现场可编程门阵列 按结构分为 －基于与/或阵列结构的器件SPLD（PROM、 PLA、PAL、GAL）、CPLD（EPLD）,并称之为PLD。 － 基于门阵列结构的器件（FPGA） 按编程工艺分为 1. 熔丝和反熔丝编程器件。如：Actel的FPGA器件。 2. SRAM 器件。如：Xilinx的FPGA器件。 3. UEPROM器件，即紫外线擦除/电编程器件。 如大多数的EPLD器件。 4. EEPROM器件。如：GAL、CPLD器件。 乘积项 8.3.1 PLD的电路表示法 连接方式 基本门表示法 ABCD 或项 或门 例: 0 1 AB L1---全积项(与门编程默认状态) L2---所有输入项均不接通，保持“悬浮1”状态 L3---硬线连接 × 基本的PLD结构 可编程与阵列 固定或阵列 PAL的 结构 8.3.2 可编程阵列逻辑器件(PAL)简介 输入端 输入/输出端 输出三态门 输入缓冲器 可编程与阵列 PAL是70年代末由MM