intelfpga并行闪存加载器ip内核用户指南.pdfVIP

下载本文档

80
0
约12.37万字
约 47页
2018-06-01 发布于天津
举报
版权申诉

intelfpga并行闪存加载器ip内核用户指南.pdf

1、本文档共47页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

intelfpga并行闪存加载器ip内核用户指南

® Intel FPGA 并行闪存加载器 IP 内核用户指南 ® ® 针对 Intel Quartus Prime 设计套件的更新： 17.1 订阅 UG-01082 | 2017.11.06 反馈官网最新文档：PDF | HTML 内容内容 ® 1 Intel FPGA 并行闪存加载器 IP 内核用户指南3 1.1 功能 3 1.2 器件支持 3 1.2.1 支持的闪存器件 3 1.2.2 支持的方案和功能 7 1.3 功能说明 8 1.3.1 编程闪存 8 1.3.2 控制基于闪存器件的 Intel FPGA 被动加载 11 1.3.3 PFL 和闪存地址的映射关系 12 1.3.4 pof 文件在 Flash 中页存储 13 1.3.5 使用增强型位流压缩和解压缩 16 1.3.6 使用远程系统更新 17 1.4 PFL IP 的使用 20 1.4.1 将 .sof 文件转换成 .pof 21 1.4.2 PFL 的约束时序23 1.4.3 PFL 的仿真设计25 1.4.4 编程 Intel CPLD 和闪存器件 29 1.4.5 定义新的 CFI 闪存器件(Define New CFI Flash Device)30 1.4.6 编程多个闪存器件 31 1.4.7 为 Intel CPLD 和 Flash Memory Device Programming 创建 Jam 文件(Jam File) 31 1.5 嵌入式系统中的 PFL IP 内核 31 1.6 第三方编程器支持 34 1.7 参数 35 1.8 信号 37 1.9 规范 39 1.9.1 配置时间计算实例 41 1.10 并行闪存加载器 IP 内核用户指南的文件存档 46 1.11 Intel FPGA 并行闪存加载器 IP 内核用户指南的文档修订历史46 ® Intel FPGA 并行闪存加载器 IP 内核用户指南 2 UG-01082 | 2017.11.06 ® 1 Intel FPGA 并行闪存加载器 IP 内核用户指南本文档介绍了如何在设计中例化并行闪存加载器(PFL) IP 内核，编程闪存，以及从闪存中配置 FPGA。 FPGA 不断增加的密度需要更大的配置存储。如果您的系统包含闪存器件，那么也可以将闪存作为 FPGA 配置存储使用。可以通过在 Intel MAX® 器件( Intel MAX 10、 MAX II 和 MAX V 器件)或其它的 FPGA 中例化 PFL IP 来有效地通过 JTAG 接口来烧写 flash ，控制 Intel FPGA 的加载。相关链接 • 并行闪存加载器 IP 内核用户指南的文件存档 (第 46 页)