硬核处理器系统的简介硬核处理器系统HPS-英特尔FPGA和SoC.PDFVIP

下载本文档

67
0
约4.65万字
约 20页
2018-04-05 发布于天津
举报
版权申诉

硬核处理器系统的简介硬核处理器系统HPS-英特尔FPGA和SoC.PDF

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

硬核处理器系统的简介硬核处理器系统HPS-英特尔FPGA和SoC

1. 硬核处理器系统的简介 November 2012 cv_54001-1.3 cv_54001-1.3 ® Cyclone V SoC FPGA 器件是一个单晶片芯片系统 (SoC)，包含两个不同的部分 — 硬核处理器系统 (HPS) 和 FPGA。图 1–1 显示了 Altera SoC FPGA器件的高级结构图。图中，与器件管脚相连接的模块与符号 ( 具有X 的正方形 ) 相邻。图 1–1. Altera SoC FPGA 器件结构图 Altera SoC FPGA Device HPS Portion FPGA Portion Flash SDRAM Controller Controllers Subsystem Control User HSSI Block I/O Transceivers Cortex-A9 MPU Subsystem HPS-FPGA Interfaces FPGA Fabric On-Chip Support (LUTs, RAMs, Multipliers Routing) Memories Peripherals PLLs Interface Debug PLLs Hard Hard Memory Peripherals PCIe Controllers ® - HPS 包含单或双 ARM Cortex ™ A9 MPCore 处理器的微处理器单元 (MPU) 子系统、闪存控制器、一个 SDRAM 控制器子系统、片上存储器、支持外设、接口外设、调试功能和 PLL。双处理器 HPS 支持对称 (SMP) 和非对称 (AMP) 多路处理。器件的 FPGA 部分包含 FPGA 架构、一个控制模块 (CB)、锁相环 (PLL), 并且根据器件类