数电10(触发器).ppt

作业 P240 5.4.5 5.4.6 5 锁存器和触发器 5.1 双稳态存储单元电路 5.2 锁存器 5.3 触发器的电路结构和工作原理 5.4 触发器的逻辑功能 P* * 5.3 触发器的电路结构和工作原理 5.3.1 主从触发器 一、电路结构和工作原理 CP(Clock Pulse):时钟脉冲信号 CP:上升沿触发； CP:下降沿触发 P* * Qn:有效沿到来之前触发器的输出状态（现态）； Qn+1 :有效沿到来之后触发器的输出状态（次态）。 （相对概念） Q CP=0期间：TG1,TG4开通，TG2,TG3禁止?Q’=D， 从锁存器构成反馈，锁定输出不变。 Q’ TG1 TG2 C C D Q’ TG3 TG4 C C Q 一个 输入端 主锁存器 从锁存器 1、工作过程：两个节拍 P* * 1 1 1 1 Q’ CP 由0?1: TG1,TG4禁止，TG2,TG3开通，主锁存器构成反馈 Q’输出锁定，Q’输出为CP0?1时刻的D, 从锁存器输出开通， Q’ CP=1期间：主锁存器状态不变，所以从锁存器状态也不变。 P* * TG1 TG2 C C D TG3 TG4 C C Q 1 1 1 1 2、功能和特性方程 功能：Q的取值只取决于CP由 0?1时刻的D，即Qn+1=D 二、典型集成电路 1、电路结构和工作原理 异步置0、置1端 什么是异步？ 74HC/HCT74 P* * 任何时刻，TG2和TG4总有一个开通，主、从锁存器总有一个自锁； 异步置0、置1端作用在自锁的锁存器上，即可直接置0、置1。 3、功能表 4、逻辑符号 L H H ↑ H H H L L ↑ H H Qn+1 D CP H H × × L L H L × × L H L H × × H L Q D CP 输 出 输 入 P* * 5.3.2 维持阻塞触发器 1、电路结构 一、电路结构和工作原理 三个基本SR锁存器组成；两个响应外部信号，其输出分别作为置0置1信号控制第三个锁存器。 置0维持线 响应输入D和CP信号 根据 确定触发器的状态 P* * 2、工作原理 ↘G1,G4打开→把D端输入引到G1的输出端Q1 。 CP=0时→ G2,G3封锁→输出为1 → Q、Q保持不变， 即： Q1= D ——触发器接收信息。 P* * 1 1 CP 0?1瞬间；G2,G3开通，G1,G4的输出继续传送到 G5,G6; Qn+1=D D=0→R=0 →Q=0， Q=1 D=1→D=0 →S=0 → Q=1，Q=0 P* * CP=1期间： 若CP 0?1瞬间，Q=D=0，则G4被封锁；此后即使D由0变1，也不会传递到Q端； 若CP 0?1瞬间，Q=D=1，则G1,G3被封锁；此后即使D由1变0，也不会传递到Q端。 G1, G2和G3, G4，可保证Q2Q3状态不变，不受输入信号D变化的影响 P* * P* * 置1维持线 置0阻塞线 置1阻塞、置0维持线 3、功能表与逻辑符号 均同主从D触发器 二、典型集成电路 74LS/F74 维持-阻塞D触发器功能： 只在CP由0?1正跳沿翻转→Q n+1=D，其它时候Q保持不变。 P* * 5.3.3 利用传输延时的触发器 1、电路结构 一、电路结构和工作原理 G3 G4 J K Q Q S R G12 G13 G11 G23 G22 G21 CP 两个与或非门构成SR锁存器 形同与非门构成的SR锁存器 两个与非门接收输入信号J、K。 称为JK触发器。 工艺上，保证与非门的传输延迟时间大于锁存器翻转时间！ P* * 输出保持不变（不管S、R的值） G3 G4 J K Q Q S R G12 G13 G11 G23 G22 G21 CP G12、G22均被封锁，其它四门构成SR锁存器； 而G3、G4也被封锁，S、R均为1，所以使Q保持； 2、工作原理 P* * G3 G4 J K Q Q S R G12 G13 G11 G23 G22 G21 CP G12、G22先打开，G3、G4尚未打开，Q保持； G3、G4打开，Q仍保持； 经过一段时间延迟 不可能同时为0 电路已接收J、K的信息。 P* * （Q在CP=1期间均保持） G3 G4 J K Q Q S R G12 G13 G11 G23 G22 G21 CP G12、G22先关闭， 其它四门构成SR锁存器； G3、G4尚未关闭； 作用于G13、G23输入端， 改变Q的状态。 回到第一阶段 经过一段时间延迟，G3、G4关闭， S、R均为1，所以使Q保持 P* * 综上分析：只有在CP由1变0瞬间，即时钟脉冲下降沿，