两种异步fifo的设计及比较研究-微电子学与固体电子学专业论文 word格式.docxVIP

摘要摘要FIFO(First-in First-out)是一种广泛运用于数字系统的存储元件。它能够按顺序 存储连续的数据流，并且以同样的顺序输出。输入和输出可以使用不同的速率。 因此，它们经常被用在 VLSI 系统里面，通过平滑数据产生速率的波动来达到传输 通道的最大利用效率。作为单独的芯片来说，它在远程通信，图像处理，大容量 存储系统，数字信号处理等领域都有广泛的应用。本文首先介绍了 FIFO 的发展概况和分类，按数据流动方式将异步 FIFO 划分 为了两种基本类型。接着讨论了异步 FIFO 设计中的值得注意的一些关键问题。然 后给出了两种异步 FIFO 的设计：计数器控制的基于 SRAM 的异步 FIFO 设计以及 令牌控制的公用数据总线异步 FIFO。前者使用全定制设计流程，后者采用半定制 设计流程。最后在得到两者的电路图和版图之后，将两款的 FIFO 的各种参数进行 了对比。在对比过程中我们发现，令牌控制的异步 FIFO 在深度小于 192 的时候，在延 时方面对比基于 SRAM 的异步 FIFO 都有一定优势，深度越小优势越明显，当深 度大于 192 的时候，基于 SRAM 的异步 FIFO 在延时方面逐渐显露出优势，这时 令牌控制的异步 FIFO 在延时方面增加比较迅速。就功耗来说，深度小于 473 的时 候令牌控制的异步 FIFO 有一定优势。就面积来说，不管任何深度，全定制的基于 SRAM 的异步 FIFO 相对半定制的令牌控制的异步 FIFO 来说优势较为明显。本文设计的基于 SRAM 的异步 FIFO 为实验室科研项目，设计要求深度为 4K， 存取时间为 12ns，峰值功耗 1W 以内，工作频率为 50Mhz。我们采用 0.5um CMOS 工艺实现，芯片流片成功，测试后得到存取时间为 9ns，电路工作可以稳定工作在 50Mhz 的频率，峰值功率小于 800mW，完全满足项目要求。令牌控制的异步 FIFO 采用 0.35um COMS 工艺库完成版图设计和仿真，深度为 64，通过后仿真的到存取 时间为 0.94ns(不包含 PAD)。关键词：异步 FIFO，握手协议，SRAM，状态转移图ABSTRACTABSTRACTFIFO (First-in First-out) is a storage device widely used in digital system. It can store a continuous stream of data and output it with the same order. Input and output can use different rates. Therefore, they are often used in VLSI systems, by smoothing the fluctuation of the production rate of data to achieve maximum efficiency in transmission channel. As an independent chip, it has a wide range of applications in telecommunications, image processing, mass storage systems, digital signal processing and so on.This article at first introduced the development status and classification of FIFO. It is divided into two basic types based on the data flow patterns. Then some of the key issues in the asynchronous FIFO design were discussed. Next two different types of asynchronous FIFO design were given: the SRAM based asynchronous FIFO controlled by counters and the asynchronous FIFO using token rings and common data bus. The former used full custom design flow and the latter used a semi-custom design process. Finally, after we got circuit and layout of