加法显示电路.doc

数字电路与自动化课程设计报告 设计题目：数字加法显示电路 姓 名： ××× 班 级： ××× 学 号： ××× 小组成员: ××× ××× 设计时间：2011年 11 月 02 日－－2011年 11 月 07 日 目录 一、设计目的 1 二、设计要求 2 三、方案论证与比较 2 四、 设计原理 3 五、硬件制作与调试 3 六、设计小结 4 七、参考书目 4 八、附录 4 一、设计目的 1、更深的理解数字电路，全面认识逻辑门的功能与应用； 2、加强理论与实际相结合； 3、学好加法器、比较器、译码器的原理； 4、了解基本电子芯片的使用； 5、可以尝试制作PCB板； 6、进一步学习电路的调试 二、设计要求 用加法器、比较器、译码器、与七段数码管设计一个加法显示电路。利用加法器，输入两个两位二进数的和，通过比较器比较，实现显示一个小于10的十进制数数字。 三、方案论证与比较 如图所示 方案1 此电路通过8个开关来给加法器（74LS283N）提供高低电平，当加法器输出端大于十进制的16时，C4端便进位为高电平，经非门（7405N）变为低电平，至此译码器（4511BD）中的BI端拉低使编码器不输出，因此实现了数码管不显示。当加法器输出端小于十进制的16时，比较器起到作用，当加法器的输出端大于10时，比较器进行比较则把译码器的BI端拉低，使之数码管不显示。反之，当加法器的输出端小于10时，数码管则显示。 方案2 此电路也是通过8个开关来给加法器（74LS283N）提供高低电平，当加法器输出端十进制数大于16时，C4端便进位为高电平，经非门（7405N）变为低电平，至此译码器（4511BD）中的BI端拉低使编码器不输出。反之，加法器的输出端的十进制数小于16时，C4端便为低电平，经非门（7405N）变为高电平，至此译码器（4511BD）中的BI端高电平有效，使加法器的输出端直接经译码器到数码管正常显示。 四、设计原理 设计原理：用八个单刀双掷开关通过高低电平控制输入端，再由加法器（74LS283N）输出，输出结果与比较器进行比较，如果加法器的输出端的十进制大于16时，则比较器不进行比较，直接把译码器（4511BD）的BI端拉低，使译码器不输出，数码管也不显示。如果加法器的输出端十进制结果小于10时，C4端为低电平，在经非门（7405N）变为高电平，在通过比较器进行比较，则比较器的输出端为高电平，经与门（7408J）使译码器的BI端为高电平，有效，在由译码器传递数据给七段显示器显示输出数字；若输出结果大于等于10，小于等于15，C4端也是为低电平，经过非门（7405N）变为高电平，在通过加法器的输出端与比较器比较，大于10的比较器的输出端为低电平，经与门（7408J）把译码器的BI端拉低，因此数码管不显示；若加法器的输出十进制结果大于15的，则比较器不参与比较，数码管不显示。 五、硬件制作与调试 材料：铜板1块、全加器（HD74LS283P）1个、比较器（74LS85P）1个、译码器（HEF4511BP）1个、七段数码管（共阴级）1个、非门（SN74HC04N）1个、与门(74HC08)1个、单刀双掷开8个、330欧电阻7个、16脚集成块底座6个、14脚集成块底座4个。 调试过程： multisim软件进行仿真，通过查阅书本和上网查资料，搞清楚制作电路所需元器件功能及管脚的运用。用protel 99SE软件把电路画好，再用万用表对一些元器件进行测试，看元器件是否有损坏。确定完之后，在进行焊器件。焊完再对8个开关一一试过，这开关都有一一对应的二进制数，用BCD8421来确认开关的功能，看那个开关不能对应功能，那就说明此开关对应的线路有问题，所以按此方法查问题，是最好、最快的方法！ 六、设计小结 理论与实际总是有差别的。用理论的方案想好了电路，并用仿真也通过了，实际做出来没想像中的那么完美。所以学了理论就得做做现实的，这样才能理解的更透彻。在做电路时都会时不时的接错或者焊错等等问题，这都是需要我们注意的，没错是没有感觉的，做了就知道自己需要注意的什么！实践就是能带给你很多知识，我会好好珍惜的！ 七、参考书目 1、百度 2、百度文库 3、WWW. 4、 5、 6、《数字电子技术基础》——科学出版社 7、《电子设计从零开始》——清华大学出版社 八、附录 1