计算机组成原理五邑大学2013总复习PPT.ppt

计算机组成原理总复习 2013-2014(1) 计算机学院适用 考试题型分布 单项选择题：20% 判断对错题：10% 填空题：20% 综合应用题：50% 计算机系统概论 计算机各组成部件的互连方式：以存储器为中心 二进制、十进制、八进制、十六进制、BCD码与真值 表示方法 转换方法 奇偶校验 奇偶校验的含义 能检出奇数个错误，不能确定出错位置 运算方法和运算器 运算方法和运算器 定点运算题 已知X=27和Y=31，用变形补码计算X＋Y和X–Y，同时指出运算结果是否溢出？ 解：首先将X、Y转化为二进制真值 分别求出[X]原、[Y]原 ，再求出[X]补、[Y]补 以及[-Y]补 。 用变形补码分别计算X＋Y和X–Y（列竖式） 结果用十进制真值表示。 运算方法和运算器 浮点运算题 有以下两浮点数（阶码和尾数都用补码表示，阶码和尾数均为1位符号位） X 阶码 0000 尾数 0Y 阶码 1111 尾数 0求X+Y和X－Y之值。 解：按照浮点运算步骤： ① 对阶操作：[X阶]补=0000、[Y阶]补=1111、 [-Y阶]补=0001。 △E=EX-EY=[X阶]补-[Y阶]补= [X阶]补+[-Y阶]补 小阶向大阶对齐:MY=0EY=0000 运算方法和运算器 ② 尾数加减运算：[-MY]补=1[MX]补+ [MY]补=00 =0[MX]补-[MY]补= [MX]补+ [-MY]补 = 01 = 0③ 规格化处理： [MX]补-[MY]补需左规 = 0.10101，其阶码需减3，其阶码的补码表示为：0000+1101=1101 ④ 舍入处理：结果：1101，0.10101 多层次的存储器 主存与辅存的特点 容量、速度、价格 地址译码 容量与地址线数的关系 静态RAM与动态RAM 刷新：集中刷新、分散（异步）刷新，以行为单位进行。 64K ×4的DRAM，采用等行列双译码，求地址线的根数及行列数，刷新周期（间隔） 多层次的存储器 Cache 主存与CPU速度不匹配 命中率 相联存储器 全相连、组相联、直接映射均由硬件完成 特点按内容寻址的存储器 多层次的存储器 相联存储器举例 主存共4096块，每块16个字，主存地址（16）位，其中块标记（ 8 ）位。 组相联Cache共64块，每组4块（4路组相联），Cache地址（ 10 ）位，其中组地址（ 4 ）位。 交叉存储器 多模块—流水方式 双端口存储器 在访问地址不同时，两套端口并行 多层次的存储器 假设主存4MB，分成1024块。Cache 32KB，分成和主存同样大小的块，采用直接映像方式。求： （1）内存及Cache各有多少块？ （2）内存的块内地址为多少位？ （3）内存及Cache的块号分别为多少位？ 多层次的存储器 假设主存4MB，分成1024块。Cache 32KB，分成和主存同样大小的块，采用直接映像方式。求： （1）内存及Cache各有多少块？ （2）内存的块内地址为多少位？ （3）内存及Cache的块号分别为多少位？ ① 计算每块的大小：4MB/1024=222/210=212=4KB。 ② Cache的块数：32KB=215/212=23=8块。 ③ 主存的格式：4MB=22×220=222= =27×23×212。 多层次的存储器 ④ 3694C9H：11 0110 1001 0100 1100 1001 ⑤ 00C6F5H：00 0000 1100 0110 1111 0101 多层次的存储器 设在直接映像（射）的Cache中，主存地址的区号5位，块号3位，CPU访存过程中，依次访问主存单元高8位地址为：00011010000110100000001100010010. 要求写出每次访问后Cache中的内容。 多层次的存储器 多层次的存储器 用ROM芯片（8K×4）形成一个8K×8的ROM区域，起始地址为0000H 。再用RAM芯片（8K×4）形成一个16K×8的RAM区域，起始地址为2000H（或4000H或最