LED显示器、多功能计数器.docVIP

***** 电子设计自动化及专用集成电路课程设计 设 计 题 目 学生专业班级 学生姓名（学号） 设计小组其他同学姓名（学号） 指 导 教 师 完 成 时 间 实 习（设计）地点 工程楼405 2011 年 9 月 12 日 一、课程设计目的和任务 课程设计目的：本次课程设计是在学生学习完数字电路、模拟电路、电子设计自动化的相关课程之后进行的。通过对数字集成电路或模拟集成电路的模拟与仿真等，熟练使用相关软件设计具有较强功能的电路，提高实际动手，为将来设计大规模集成电路打下基础。 课程设计任务：（1）设计一个时钟，用LED七段数码显示器显示时间。 （2）设计一个多功能计数器。 二、分析与设计 1、设计任务分析 1）时钟设计任务分析：在此实验中包括时基T产生电路、控制逻辑电路、计数显示电路三部分。时基T产生电路用于产生CL1，CL1 （频率1HZ）计时时钟脉冲用于整个过程的，以便数字钟正常工作； 控制逻辑电路用于产生调时信号，此处使用CL2（频率2HZ）时钟脉冲，RES复位键在时间进行校正时，按下复位键，此时电路中接入clk2加速时间变化速率，直到时间正确为止，这时松开复位键。计数显示电路部分由计数部分、数据选择器、译码器组成。是时钟的关键部分。计数部分由两个60进制计数器和一个24进制计数器组成；SEG_SEL为数据选择器，用于选择八个数码管，以控制显示时间。SEG_DA为译码器，用于将选中的数码管的时间显示出来。 2）多功能计数器任务分析： 在此实验中CL为计数时钟脉冲，用于整个过程，以便使计数电路正常工作；RES复位信号，当其为低电平时有效；EN使能信号，高电平有效，当其有效时才能使其他信号有效;LOAD为加载信号，在使能信号有效情况下，加载信号为高电平时，会将数据加载进去，以进行其他的计数操作。C为进位信号，在实验中，我们定义了一个八位的寄存器Q1，方便进行加1操作，当Q1中数据大于255时，就会产生进位，此时C为1，否则为0；DATA为我们要加载的数据，up信号为加1信号，当此信号为高电平时，电路就会进行加uju1操作；down信号为减1操作，当此信号为高电平时，电路就会进行减1操作，但是up信号与down信号不能同时为高电平，也不能同时为低电平，否则，程序无法正常进行。Rt信号，在进位信号C为1时说明有进位产生；pl信号，当进位信号C为0且down信号为1时此时进行的是减1操作，产生借位，即pl为1. 2、设计方案论证 时钟设计方案：在此实验中，我们设计了时基T产生电路，控制逻辑电路，计数显示电路三部分，通过时基T产生的CL1控制整个电路运行，通过控制逻辑电路进行时间校正，通过计数显示电路部分的数据选择器对八个数码管进行选择，再经过译码器将数据进行译码，把时间显示出来。在这个设计中，每部分都是基本电路基本器件的组合，并且对时钟原理进行了很好的运用，因此此方案设计合理、有效、可行。 多功能计数器设计方案：在此实验中，我们利用了LOAD信号进行数据加载，up信号进行加1控制，当q1中数据大于255时，进位信号C就会变成1，此时在up信号为1时rt信号也变为1，表示有进位；当Q1数据小于255时就一直进行加1操作。当进位信号C为0，此时down信号为1时，进行减1操作，而且此时实验借位，信号pl为1.在实验中，我们对设计进行了多次修改，并且很好的利用了基本逻辑电路，实验得到的结果与我们的假设结果完全符合，因此此设计合理、有效、可行。 3、详细设计 1）时钟设计： 此方框图为我们时钟显示时间的设计，由图可以看出，电路中各个部分都是相互联系着的。时基T产生CL1信号控制着计数器电路，而控制逻辑电路产生的调时调分控制电路及位选信号电路都对脉冲计数进行控制，当计数器电路正常工作时，产生的数据经过译码器进行译码，从而将时间显示出来。 2）多功能计数器设计： 在此过程中，CL与使能信号EN作用于整个过程，LOAD信号对数据进行加载，在up信号下对数据进行加1操作，当寄存器Q1大于255时，就会产生进位，当C为1而且up为1时，就会使得rt为1，当C为1而且down为1时，就会进行减1，产生借位，pl为1。 4、源代码清单 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEE