第5篇_数据域测试.pptVIP

3-6: 用示波器观测正弦波时，荧光屏上得到如图所示波形，试分析示波器哪个部分工作不正常? ;西南民族大学;第九章 逻辑分析仪组成和基本原理 ;一、逻辑分析仪的特点与分类;2. 逻辑分析仪的分类:;台式逻辑分析仪;便携式逻辑分析仪;卡式逻辑分析仪;外接式逻辑分析仪;二、 逻辑分析仪的组成原理;三、逻辑分析仪的触发原理;触发的含义：由一个事件来控制数据获取，即选择观察窗口的位置。 跟踪：采集并显示数据的一次过程称为一次跟踪 ;基本的触发跟踪方式：;触发终止跟踪 ;组合触发：多通道信号的组合作为触发条件，即数据字触发。 每个通道的触发条件可为： “ 1 ” “ 0 ” “ x ” 如：8个通道的组合触发条件设为：“011010X1” 则：该8个通道中出现数据： 或时均触发; 在数据流中搜索到触发字时，并不立即跟踪??而是延迟一定数量的数据后才开始或停止存储数据，它可以改变触发字与数据窗口的相对位置。 ;;逻辑分析仪的触发方式3——序列触发;4．手动触发（随机触发）;四、逻辑分析仪的显示方式;2．数据列表显示;3．反汇编显示;五、逻辑分析仪的技术指标及发展趋势;2．发展趋势;六、逻辑分析仪的应用;1． 硬件测试及故障诊断;例：毛刺信号的测试;2．软件测试与分析;《电子测量原理》课件;《电子测量原理》课件;逻辑状态分析仪： 工作在同步方式下，同步采样用被测电路的时钟或信号作为逻辑分析仪的时钟进行采样。这个时钟对逻辑分析仪来说是外时钟。 同步采样用来实现对被测系统工作状态的分析，能保证逻辑分析仪按被测系统的节拍工作，状态分析的测试结果常以十六进制或二进制数表示 。;逻辑定时分析仪： 逻辑定时分析仪工作在异步方式下，采样时钟由逻辑分析仪内部提供，这个时钟也称为内时钟。 异步采样用来分析被测系统若干相关总线上逻辑波形的时序关系。为了提高测量精度和分辨力，通常要求定时分析的采样时钟频率相当于最窄观察脉冲对应频率的5－10倍。;项目详解： 便携式逻辑分析仪一、技术指标介绍二、总体结构三、数据捕获原理四、系统接口五、虚拟操作面板;项目详解： 便携式逻辑分析仪一、技术指标介绍二、总体结构三、数据捕获原理四、系统接口五、虚拟操作面板;基于USB的外挂式高速虚拟逻辑分析仪总体结构框图 ;1. 逻辑分析仪工作原理 数据采集与控制模块及FIFO在一片FPGA（Field Programmable Gate Array）芯片中实现。 前向通道捕获从探头传来的被测信号，数据采集与控制模块处理并控制数据存储，USB接口芯片从存储器中把数据读到PC中显示。 ;为什么要使用FPGA呢? 数据采集与控制模块主要包含采样锁存电路、时钟产生电路、毛刺检测电路、触发识别与控制电路、存储器读写控制等。 数据采集与控制模块电路复杂，工作频率高，对时序要求严格，在研制和调试过程中需要做许多改动。 显然，使用分离的专用逻辑器件不能很好满足实际需要，为了保证系统正常稳定工作，我们采用了FPGA芯片来实现。 ;2、关键技术方案的确定: 所谓高速，假设要求定时采样率最高500MHz，如果现有FPGA的处理速度达不到那么高，所以需要采取措施降低系统的工作频率。 有两种方案可以实现这个目的： （1）采用时钟移相的办法： （2）采用串并转换技术：;（1）采用时钟移相的办法： 通过移相把一路低速时钟变成相位差相等的多路时钟，用这组时钟去采样数据并分别存储，然后应用软件把几组数据按顺序排列，实现高速采样的目的。;例如： 把一路125MHz的时钟变为四路相差90°的时钟，分别采样存储，就可以组成相当于500MHz采样率的数据流。;1s;（2）采用串并转换技术： 把高速的串行输入数据以低速的并行方式输出，可以用低速时钟去处理并行输出数据，达到降低后续数据处理工作频率的目的。;;方案分析结论： 考虑到器件的传输延迟以及FPGA布局布线的不可预测性，采用移相的方法调试难度很大。以相差90°的四路125MHz时钟为例，相邻两路的相位时间差只有2ns，还要考虑时钟抖动、偏斜等，设计效果难以保证。 而串并转换技术可以提供更加稳定和可靠的性能，所以本设计采取串并转换的办法。 ;串并转换有两种方法： 一种是用专用的串入并出移位寄存器