安大考研数字电路逻辑设计1-2教材课程.ppt

数字电路与逻辑设计（脉冲与数字电路）;第1章 绪论;1.1 数字信号;数字电路： 工作在数字信号下的电路 在数字电路中，数字信号常用数字0和1来表示，称为逻辑0和逻辑1，也称为二值逻辑。 ;电位型数字信号（不归0型数字信号） 脉冲型数字信号（归0型数字信号） ;1.2 数制及其转换;“逢十进一”、“借一当十” 基数:10 位权值：10的幂 对于任意一个十进制数的数值，按位权展开式:(n位整数，m位小数) ;推广到任意进制的计数制 对于一个基数为R（R≥2）的R进制计数制，共有0、1、…、（R-1）个不同的数码， 则一个R进制的数按位权展开式： ;2. 二进制数 0和1两个数码 “逢二进一”、“借一当二” 基数：2 位权值：2的幂 按位权展开: 例：（1101.01）2;3. 八进制和十六进制 八进制 八个数码（0－7） “逢八进一”、“借一当八” 基数：8 位权值：8的幂 按位权展开式：;十六进制 十六个数码(A、B、C、D、E、F表示10－15) “逢十六进一”、“借一当十六” 基数：16 位权值：16的幂 按位权展开式： ;;4. 不同进制数的转换 （1）将R进制数转换成十进制数 方法：将R进制数按位权展开，再按十进制运算规则运算。 例1－1 （11010.011）2 例1－2 （137.504）8 例1－3 （12AF.B4）16 ;（2）将十进制数转换成R进制数 将整数和小数部分分别转换，然后合并。 十进制整数转换成R进制数： 采用逐次除以基数R取余数的方法 步骤： ①将十进制整数除以R，余数作为R进制数的最低位 ②将所得的商除以R，余数作为次低位 ③重复② ，直至商为0，最后的余数为最高位;十进制纯小数转换成R进制数： 采用将小数部分逐次乘以R 取乘积的整数部分作为R进制的各有关数位 乘积的小数部分继续乘以R 直至最后乘积为0或达到一定的精度为止。 整数部分和小数部分转换结果的合并 例1－6 （0.375）10→（ ）2 例1－7 （0.39）10→（ ）2，要求精度达到0.1％ 例1－8 （0.39）10→（ ）8 ，要求精度达到0.1％;（3）基数R为2k各进制之间的相互转换 3位二进制数→1位八进制数 例 4位二进制数→1位十六进制数 例 利用八进制数和十六进制数与二进制数之间的关系→八进制数与十六进制数之间的关??? 例1－9;1.3 二－十进制代码（BCD代码：Binary Coded Decimal）;1位十进制数需要4位二进制码表示;;1. 有权BCD码 每个二进制数码都有确定的位权值 例如：8421码（自然权码）、2421码、5121码等 可根据位权展开求得所代表的十进制数 例：;2. 无权BCD码 没有确定的位权值，不能按位权展开来求它们所代表的十进制数 例：余3码 3. 用BCD代码表示十进制数 例： ;1.4 算术运算与逻辑运算;逻辑状态： 1位二进制数码0和1可以表示两种不同的状态 在数字电路中，两种不同的状态称为逻辑状态。 例如： 逻辑运算： 逻辑状态之间按照某种逻辑关系的运算;1.5 数字电路;各章的要求;第2章 逻辑函数及其化简;本章主要内容;2.1 逻辑代数;例：与逻辑关系 可以得出这样一种因果关系： 只有当决定某一事件（如灯亮）的条件（如开关合上）全部具备时，这一事件（如灯亮）才会发生。 这种因果关系称为：与逻辑关系;或逻辑关系 可得因果关系： 只要在决定某一事件（如灯亮）的各种条件（如开关合上）中，有一个或几个条件具备时，这一事件（如灯亮）就会发生。 ;非逻辑关系 可得因果关系： 事件（如灯亮）发生的条件（如开关合上）具备时，事件（如灯亮）不会发生；反之，事件发生的条件不具备时，事件发生。;上述三种基本逻辑可用逻辑代数来描述 在逻辑代数中，用字母A、B、C、P…来表示逻辑变量， 如：开关、灯 这些逻辑变量在二值逻辑中只有0和1两种取值，以代表逻辑变量的两种不同的逻辑状态。（表示开关的断/开，灯的灭/亮） ;逻辑真值表/真值表 用逻辑变量和取值列出表示逻辑关系的图表;用数学表达式描述： 与逻辑 在逻辑代数中，将与逻辑称为：与运算/逻辑乘 或逻辑 在逻辑代数中，将或逻辑称为：或运算/逻辑加 非逻辑 ;逻辑符号 逻辑门电路： 能实现基本逻辑关系的基本单元电路（与门、或门、非门） ;2.1.2 基本逻辑运算;运算规则： 0＋0＝0 0＋1＝1 1＋0＝1 1＋1＝1 一般形式： A+0=A A+1=1 A+A=A;2.逻辑乘（与运算） P=A·B 意义： 只有A和B都为1时，P才为1 表示与逻辑关系，电路上用与门实现与运算;运算规则： 一般形式： 0·0＝0 A·1=A 0·1=0 A·0=0 1·0=