数字电子技术Chart_8.pptVIP

电子设计自动化技术基础 第8章 主要内容 8.1 EDA概述 8.2 逻辑模拟 8.3 逻辑综合 8.4 可测试性设计 逻辑模拟的基本概念和算法，以及逻辑综合的基础知识； 数字系统的可测试性技术，包括自动测试矢量生成的概念与方法、可测试性设计的基本原理和常用方法。 本章重点 8.1 EDA概述 EDA的发展历程 硬件描述语言概述 EDA开发工具 EDA设计方法 系统设计需求描述 软硬件功能分解 硬件设计 接口设计 软件设计 系统集成 图8.1 软硬件协同设计流程 8.2 逻辑模拟 逻辑模拟的模型 逻辑模拟的流程 逻辑模拟的关键是建立合适的电路模型，并对每种模型建立相应的模拟算法。 参考 模型 被测 模型 图8.2 模拟验证的过程 测试激励 响应比较 图8.3 门级电路模拟举例 逻辑模拟的算法 8.3 逻辑综合 逻辑综合的内容 逻辑综合是指从寄存器传输级描述或从布尔方程、真值表、状态表等描述到逻辑级网表描述的综合过程，可以分成3个子任务： 设计周期：我们把从最高层次的设计描述逐级转化到最终物理实现且可制造的某种描述的过程。 设计综合：电路与系统的硬件设计从较高层次级别的描述形式自动转换到同级（或较低一层次）级别设计描述形式的过程。 逻辑优化。 可测性设计与验证 工艺映射 逻辑综合的过程 图8.4描述了逻辑综合的基本流程，主要包含三个步骤： 把寄存器传输级（RTL）描述编译成逻辑表达式 逻辑优化 工艺映射 逻辑综合 RTL描述 编译 工艺映射 逻辑优化 约束条件 门级网表 工艺库 图8.4 逻辑综合的基本流程 8.4 可测试性设计 数字系统测试的基本概念 设计验证是检验集成电路设计的功能或时序等方面是否满足特定规范要求的过程。 数字系统的测试生成 故障与故障模型 测试码与测试矢量 故障模拟与测试矢量压缩 测试矢量生成方法有三类： 一是由集成电路设计者或测试者手工写出测试图形。显然这种方法只适合于小规模的集成电路； 二是伪随机测试生成，即测试矢量由伪随机方式产生； 第三类方法是自动测试生成(ATPG)，即由计算机使用某种算法，根据电路网表的功能自动推导出适合于给定故障的测试矢量。 图8.5 ATPG算法示例电路 数字系统的可测试性设计 可控制性是指设置特定的电路结点逻辑值为0或1的难易程度。显然，在可测试性设计中希望有高度的可控制性； 可观测性是指在输出端观察一个电路结点的逻辑值或状态的难易程度。当电路的复杂性和输入输出数目一定时，一个可测电路应当具有较高的可观测性。 专门测试 扫描测试 内建自测试 可测试性设计 In Out 扫描输入（ScanIn） 扫描输出（ScanOut） 寄存器 组合逻辑A 寄存器 组合逻辑B 图8.6 串联扫描测试方案 可测试性设计 激励发生器 被测电路（模块） 响应分析器 测试控制器 图8.7 内建自测试结构的一般形式