EDA课程设计说明书--数字钟控制器设计汇.docVIP

EDA技术课程设计说明书 数字钟控制器设计 院 、 部： 电气与信息工程学院 学生姓名： 指导教师： 职称 副教授 专 业： 班 级： 完成时间：  《EDA技术》课程设计任务书 学院：电气与信息工程学院 适应专业： 级电子信息工程和通信工程 学生姓名 课题名称 数字钟控制器设计 内 容 及 任 务 一、设计内容 设计一个数字电子钟，可以用于显示时、分、秒24小时制的数字钟。要求控制器由时钟、分频、时、分、秒计数、译码、显示等电路组成。 二、主要任务： (1) 确定总体方案. (2)运用EDA技术完成各模块的软件设计,运用所学的电路及电子技术知识完成硬件模块设计仿真. (3)进行软件设计仿真，结合硬件进行调试。撰写课程设计说明书，汇总电路设计图纸，实验原始数据等设计资料。 拟 达 到 的 要 求 或 技 术 指 标 一、拟达到的要求： (1)恰当地运用所学理论知识，对总体方案进行必要的技术、经济比较，然后选定较佳的设计方案。 (2) 编写各模块VHDL源程序,绘制原理框图、顶层电路模块划分图、系统总原理图电路图、流程图采用规范的标准绘制，要求设计参数正确、布局合理。 二、技术指标： 电子钟的具体设计指标要求如下。 (1)计时功能：这是电子钟最基本的功能。要求用6位LED数码管来显示时间，显示格式为时/分/秒。 (2)校时功能：用户可以更改当前时间。用户按下某个键进入校时状态，然后连续输入6个BCD数表示更改后的时间值。输入确认键后，新的时间值才生效并返回计时状态。在校时状态下，用户也可以按取消键退出校对时间状态，并且返回计时状态。 (3)设置闹钟时间：设置闹钟时间，要求操作过程与校时过程式一样。 (4)闹钟功能开关：闹钟设定为开启或关闭两种状态。当闹钟功能开关开启时，如果当前时间性与设置的闹钟时间一致，则发出最多长达1分钟的闹铃声。在闹钟响的时候，用户可以手动停止闹铃声。当闹钟功能开关关闭时，则不发出闹铃声。 主 要 参 考 资 料 [1] 林明权.VHDL数字控制系统设计范例[M].北京：电子工业出版社，2003 [2] 刘欲晓等.EDA技术与VHDL电路开发应用实践[M].北京：电子工业出版社，2009 [3] 刘延飞等.基于ALTERA FPGA/CPLD的电子系统设计及工程实践[M]. 北京：人 民邮电出版社，2009 [4] 刘江海.EDA技术[M]. 武汉：华中科技大学出版社, 2013 [5] 艾明晶.EDA设计实验教程[M]. 北京：清华大学出版社，2014 [6] 陈苏婷.EDA设计与应用基础[M]. 北京：气象出版社, 2015 [7] 范秋华.EDA技术及实验教程[M].北京：电子工业出版社, 2015 [8] 马玉清.EDA技术(VHDL版) [M].合肥：中国科学技术大学出版社,2014 [9] 李俊.EDA技术与VHDL编程[M].北京：电子工业出版社.2012 [10] 陈炳权,曾庆立.EDA技术及实例开发教程[M].湘潭：湘潭大学出版社,2013 指导教师 意见 签名： 年 月 日 教研室意见 签名： 年 月 日 摘 要 本设计按照设计要求和设计目的，使用Quartus II软件，对VHDL语句进行仿真，设计分为分秒模块、时模块、整点报时模块、分频模块和消抖模块。其中分秒模块和时模块为计数显示作用，为核心模块；整点报时模块作为闹钟输出，外接扬声器：分频模块作为时钟脉冲的输入；消抖模块消除按键所产生的抖动，提高设计的正确性。 各个模块设计完之后，生成顶层文件，根据分频提供标准秒脉冲送入秒计数，秒计数的进位输出送入分计数的时钟输入，分计数的时钟输入送入时计数的时钟输入，三个模块外接6位数码管；外接一个清零输入和两个置数输入的原理绘制原理图，再根据实验箱电路结构模式7进行引脚锁定，在实验箱上下载测试。下载测试时，6位数码管显示成功时、分、秒的计数，同时通过按键可以调节时钟和分钟、清零，在每一个整点到来时，扬声器都会有声音发出，完成所要达到的目标。所以，设计正确。 关键词 ：计时；模块设计；电子时钟 目 录 1 绪论 1 1.1 EDA技术的介绍 1 1.2 EDA技术的必要性 1 1.3 Quartus II简介 2 2 方案设计 3 3 模块设计 4 3.1 分秒模块 4 3.2 时模块 6 3.3 消抖模块 7 3.4 整点报时模块 8 3.5 分频模块 10