非联合仿真_波形发生器byCamp.pdfVIP

献给所有想要开始学习FPGA 的同学 By Camp 非联合仿真_波形发生器byCamp 概述 本文将重点讲述使用非联合仿真的方式来进行设计仿真，同时也会讲述波形发生器 的基本原理和实现方法。 大家都知道，目前 FPGA 厂商就有几家，本文主要针对的是ALTERA 公司的片子所 述。初学者为何选择ALTERA 片子来学习，这话题无关。 读完本文，你将不会再拘束于各个设计工具的使用，波形发生器的原理及其设计方 法。 本文将利用设计一个正弦波发生器来讲解工具的使用。在此设计中，也会说明设计 的基本原理 基本原理 言归正传，正弦波发生器，设计思路如图1.0。 图中蓝色的线是一个自己画得不够正规的 正弦波信号，很明显，两根黄色线之间是波形 的最小正周期，红色到任意黄色线之间是半个 周期，关于以上两点的概念，可以自己查阅相 关概念。 正弦波发生器的设计，我们可以想象成 图1.0 把黄色线到黄色线之间横向等份分成 N 个点，每个点的值按秩序排成一个序列，存放 到一个ROM 中。在等间隔的时间中把这个序列中的数值读出，读数时刻作为时间轴(即 横坐标)，读取的值作为值(即纵坐标)，以此打印到屏幕上，就是一个最小正周期的等样 时间抽样的结果，即如图1.1. 图1.1，显示结果将会被分割成N 个等分，也相当于图1.0 的离散化。N 越大，图 形显示越逼真。本文N 为512 。 设计方法是将该系列放入一个ROM 中，按照时钟的节奏，地址从0 往上读取，到 序列尾端又从0 开始，以此循环，就会复制出很多个最小正周期，如图1.2 所示。 图1.1 图1.2 以上是关于正弦波发生器的设计思想，而对于FPGA 硬件而言，它根本不知道我们 想干什么。而这正需要我们更详细的设计。 献给所有想要开始学习FPGA 的同学 By Camp 设计方案 设计方案如图1.3： RST_n 8 8 Out_data 地址发生器 ROM CLK 图1.3 由图1.3 中可以看出，两个组模块，都可以使用IP 核使用。注意一点，两个模块也 可以不用IP 核。 实际操作方法 简单的设计方法不用这里多说：建立一个根目录(就是工程所在的路径, 如： F:\ MyProjects\sine_wave)， 在QUARTUS 中建立工程，目录指向根目录。向导最后一页如图1.4. 图1.4 建立工程完成后，设计地址发生器IP，配置如图1.5 图1.5 献给所有想要开始学习FPGA 的同学 By Camp 在建立ROM 之前，我们先设计一个ROM 初始化文件，可以是mif，也可以是hex， 个人喜好和公司要求，自己选。我个人喜欢mif。 建立一个mif 文件，填充后的结果如图1.6 所示。 图1.6 建立一个ROM 的IP，参数如图1.7