官方说明书IDT IDT71V2576S Data Sheet.pdfVIP

  1. 1、本文档共23页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
官方说明书IDT IDT71V2576S Data Sheet

IDT IDT71V2576S Data Sheet /file/2631481 From ManualL ManualL collects and classifies the global product instrunction manuals to help users access anytime and anywhere, helping users make better use of products. Home: / Chinese: / This Manual: /file/2631481 查询IDT71V2576S供应商 128K X 36, 256K X 18 IDT71V2576S 3.3V Synchronous SRAMs IDT71V2578S 2.5V I/O, Pipelined Outputs, IDT71V2576SA Burst Counter, Single Cycle Deselect IDT71V2578SA 128K x 36, 256K x 18 memory configurations The IDT71V2576/78 are high-speed SRAMs organized as 128K x Supports high system speed: 36/256K x 18. The IDT71V2576/78 SRAMs contain write, data, address Commercial and Industrial: and control registers. Internal logic allows the SRAM to generate a self- – 150MHz 3.8ns clock access time timed write based upon a decision which can be left until the end of the write – 133MHz 4.2ns clock access time cycle. input selects interleaved or linear burst mode The burst mode feature offers the highest level of performance to the Self-timed write cycle with global write control (), byte write system designer, as the IDT71V2576/78 can provide four

文档评论(0)

wnqwwy20 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:7014141164000003

1亿VIP精品文档

相关文档