计数、译码和显示电路设计与仿真-任务方案.pdf

任务任务 1 1 计数计数、译码和显示电路、译码和显示电路设计与仿真设计与仿真 任务任务 11 计数计数、、译码和显示电路译码和显示电路设计与仿真设计与仿真 一、一、实验目的实验目的： ： 一一、、实验目的实验目的：： 1. 掌握二进制加减计数器的工作原理； 2. 熟悉中规模集成计数器及译码驱动器的逻辑功能和使用方法； 3. 了解用JK 触发器组成的计数器的工作原理； 4. 观察译码显示电路的工作情况； 5. 进一步熟悉基本元器件的选取和电路的连接方法； 6. 学会直流电源、时钟脉冲源的使用方法； 7. 学习 Multisim 中函数信号发生器、示波器、逻辑分析仪等虚拟仪器的使用方法； 8. 学习 Multisim 中指示灯、有译码的七段显示器等显示器件的使用方法。 二、二、实验准实验准备：备： 二二、、实验准实验准备备：： 1.计数1.计数： ： 1.1.计数计数：： 计数是一种最简单、最基本的逻辑运算，计数器的种类繁多，如按计数器中触发器翻转的次序分类， 可分为同步计数器和异步计数器；按计数器计数数字的增减分类，可分为加法计数器、减法计数器和可逆 计数器等。 由JK 触发器组成的十进制异步加法计数器如图 1.1 所示。 J Q J Q J Q J 1 Q ＆＆ ＆＆ J2 ＆＆ ＆＆ cp cp cp _ _ _ cp _ Sd Q 进位进位 K Sd Q K Q K Sd Q K Sd 进位进位 H L 图 1.1 目前，各种类型的计数器已有专门的集成电路，例如 CD4017，它是一片十进制计数/分频器，该器件 具有 10 个译码输出端，每个译码输出通常处于低电平，且在时钟脉冲由低到高的转换过程中依次进入高电 平，每个输出在高电平维持 10 个时钟周期中的 1 个时钟周期，输出 10 进入低电平后，进位输出由低转到 高，并能与时钟允许端连成 N 级。表 1.1 为其功能表，图1.2 是其管脚排列图。 - 1 - 表 1.1： 时钟 时钟允许 复位 输 出 状 态 L × L 不变 × H L 不变 × × H 计数器复位( Q = H ，Q ~ Q = L )