d触发器设计-工程能力培养报告.pdfVIP

《工程能力培养课程》总结报告 题 目： 院 系： 专 业： 班 级： 学生学号： 学生姓名： 成 绩： 2015 年 12 月 25 日 课程目的与要求 1、全面掌握《半导体集成电路》、《集成电路工艺原理》与《模拟集成电路 设计原理》、《数字集成电路设计原理》、《微电子器件》、《半导体物理》等课程 的内容，加深对集成电路设计、器件设计及其制造工艺的理解，学会利用专业 理论知识，实现定制集成电路设计。 2 、在集成电路方面，学会利用Cadence 软件完成给定功能的集成电路原理 设计与特性模拟，按版图规则完成版图设计，并确定相应的制造工艺流程；掌 握版图布局规划、单元设计和布线规划的知识。 3、在工艺器件方面，学会利用集成电路工艺和器件技术的计算机辅助设计 软件（Silvaco-TCAD ）对器件的设计与分析，并确定相应的制造工艺流程及相 应参数的测试。 4 、培养学生独立分析和设计的在综合实践能力。 5、培养学生的创新意识、严肃认真的治学态度和求真务实的工作作风。 设计题目选择与要求 题目选择的是D 触发器设计，设计要求如下： 1) 依据上升沿敏感的 D 触发器时序要求，给出电路图，完成 D 触发器由 电路图到晶体管级的转化（需提出至少2 种方案）； 2) 绘制原理图，完成电路特性模拟； 3) 遵循设计规则完成晶体管级电路图的版图，流程如下： 版图布局规划－基本单元绘制－功能块的绘制－布线规划-总体版图； 4) 版图检查与验证（DRC 检查）； 5) 针对自己画的版图，给出实现该电路的工艺流程图。 D 触发器概述 D 触发器是现在数字集成电路设计中最基本的逻辑单元之一，对于 一些复杂的带有时序功能的逻辑器件，D 触发器器是这些器件的基本逻辑单 元，所以，对于 D 触发器的前后端的设计是整个数字集成电路的基础。D 触发器一般为边沿触发，电平触发器的主从触发器工作时，必须在正跳沿 前加入输入信号，如果在CP 高电平器件输入端出现干扰信号，那么就有可 能使触发器的状态出错。而边沿触发器允许在CP 触发沿来到钱一瞬间加入 输入信号。这样，输入端受干扰的时间就会大大缩短，受干扰的可能性就 见地了。边沿D 触发器也称为维持-阻塞边沿D 触发器。 下图是D 触发器的时序图、逻辑符号及真值表。 D 触发器的时序图 D 触发器的逻辑符号和真值表 Cadence 软件介绍 Cadence 是一个大型的EDA 软件，它几乎可以完成电子设计的方方面面。 包括ASIC 设计、FPGA 设计和PCB 板设计。Cadence 在仿真、电路图设计、 自动布局布线、版图设计及验证等方面有着绝对的优势。Cadence 包含的工具 较多几乎包括了EDA 设计的方方面面。 方案一：采用传输门逻辑设计的D 触发器 传输门D 触发器的原理图 图中用到了两个传输门和四个反向器 传输门门D 触发器晶体管级的转化 反相器电路设计 反相器的原理如下：两个MOS 管的开启电压VGS(th)Plt;0，VGS(th)N gt;0。 通常为了保证正常工作，要求VDDgt;|VGS(th)P|+V GS(th)N。若输入vI 为低 电平(如0V)。则负载管导通，输入管截止。输出电压接近VDD。若输入vI 为高 电平(如VDD)。则输入管导通，负载管截止，输出电压接近0V。综上所述，当 vI 为低电平时vo 为高电平，vI 为高电平时vo 为低电平，电路实现了非逻辑运 算，是非门——反相器。 利用cadence 软件自带的analogLib 库，调用里面的NOMS 及PMOS ，然后 对相关参数进行修改，对于NMOS ，w=3u ，l=500n ；对于PMOS ，w=6u ，l=500n 。 以下则是反向器的晶体管级原理图：