第十一课比较器ROM三态门.pptVIP

EDA 技术 第十一课 VHDL----语法入门(8) 第十一课 VHDL----语法入门(8) 第十一课 VHDL----语法入门(8) * * 任课教师： 畅福善 课前复习: EDA 技术 3、 数码转换电路的设计 1、 译码器与编码器的设计 2、 多路选择器与多路分解器的设计 课程内容： EDA 技术 3、 数码转换电路的设计 1、 译码器与编码器的设计 2、 多路选择器与多路分解器的设计 4、 比较器的设计 6、三态门与双向接口电路的设计 5、只读存储器（ROM的设计） 比较器、ROM、三态门电路的设计 比较器电路的设计 比较器应用非常广泛，从算术比较、排序到一般电路的控制，使用率非常高 用途：报警器、重量控制、亮度控制、温度控制等 比较器 AGTB AEQB ALTB A B CLK RST A、B八位控制信号 CLK为时钟脉冲输入信号 RST控制信号 输入信号 输出信号 AGTB：当AB时，其值为1，否则为0 AEQB：当A=B时，其值为1，否则为0 ALTB：当AB时，其值为1，否则为0 比较器电路的VHDL设计 ENTITY BIJIAOQI IS PORT ( A: IN STD_LOGIC_VECTOR(7 DOWNTO 0); B: IN STD_LOGIC_VECTOR(7 DOWNTO 0); CLK: IN STD_LOGIC; RST: IN STD_LOGIC; AGTB: OUT STD_LOGIC; ALTB: OUT STD_LOGIC; AEQB: OUT STD_LOGIC ); END BIJIAOQI; ARCHITECTURE arch OF BIJIAOQI IS BEGIN PROCESS (RST,CLK) BEGIN IF RST = 1 THEN AGTB = 0; AEQB = 0; ALTB = 0; ELSIF CLKEVENT AND CLK = 1 THEN IF A B THEN AGTB = 1; AEQB = 0; ALTB = 0; ELSIF a = b THEN AGTB = 0; AEQB = 1; ALTB = 0; else AGTB = 0; AEQB = 0; ALTB = 1; END IF; END IF; END PROCESS; END ARCH ; 略： 请注意附加上去 ROM存储器电路的设计 常用的记忆芯片有两种：ROM与RAM RAM用来存储会变动的数据、参数及中间运算结果 ROM用来存储不会变动的数值与常数表 ROM 8位数据总线 4位地址总线 使能端CE 使能端为1时，ROM 芯片不工作，8位数据总线不工作，输出“ZZZZZZZZ” 使能端为0时，按照地址选择线输出8位数据 ROM存储器电路的VHDL设计 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY ROM_1 is PORT( DATAOUT : OUT STD_LOGIC_VECTOR(7 DOWNTO 0); --Data Output ADDR : IN STD_LOGIC_VECTOR(3 DOWNTO 0); --ADDRESS --ROM ADDRESS CE : IN STD_LOGIC -- Chip Enable ); END ROM_1 1; ARCHITECTURE a OF ROM_1 IS BEGIN DATAOUT =WHEN ADDR = 0000 AND CE=0 ELSE WHEN ADDR = 0001 AND CE=0 ELSE WHEN ADDR = 0010 AND CE=0 ELSE WHEN ADDR = 0011 AND CE=0 ELSE WHEN ADDR = 0100 AND CE=0 ELSE WHEN