2.28086CPU引脚及其功能.pptVIP

2.3 8086 存储器组织 基本概念 基本概念 WORD（字）=CPU的指令（数据）长度 对于8086等16位CPU 1 WORD = 2 BYTES = 16 BITS 对于80386 1 WORD = 4 BYTES = 32 BITS DWORD（双字）=CPU的指令（数据）长度X2 BYTE常用’B’表示，BIT常用’b’表示 存储器 十六个单元的存储器 存储器的访问 存储器写 8086存储器的分段结构 8086CPU把1M字节的存储器空间划分为任意的一些存储段， 一个存储段是存储器中可独立寻址的一个逻辑单位，也称逻辑段，每个段的长度为64K字节。 8086存储器的分段结构 8086CPU中有四个段寄存器：CS，DS，SS和ES， 这四个段寄存器存放了CPU当前可以寻址的四个段的基值， 也即可以从这四个段寄存器规定的逻辑段中存取指令代码和数据。 一旦这四个段寄存器的内容被设定，就规定了CPU当前可寻址的段。  8086存储器组织 但8086的内部寄存器是16位（地址的宽度大于字长）。显然，不能用16位的寄存器来实现对220＝1M字节单元的寻址。为此，引入了存储器“分段”的概念，即把1M字节内存空间分成若干段。每段最大可达64K字节－－可由16位寄存器进行寻址。 段的起始地址成为“段基址”，要访问的单元距段基址的距离（字节数）为“偏移量”（Offset）。 8086 存储器组织 地址加法器用来产生20位的物理地址。 一个存储单元具有两种地址属性：物理地址和逻辑地址。 物理地址：CPU访问存储器时，在地址总线上实际送出的地址。它的范围（如8086系统）是00000H～FFFFFH，即有220＝1M字节的地址空间。 8086存储器组织 程序设计时，使用的是逻辑地址。逻辑地址由“段基址”和“偏移量”构成（均为16位）。 “段基址”由段寄存器CS、DS、SS和ES提供；“偏移量”由BX、BP、IP、SP、SI、DI或根据寻址方式计算出的有效地址EA（Effective Address）提供。 注意： ①每个存储单元有唯一的物理地址，但它却可由不同的“段基址”和“偏移量”组成。例如： 1200H:0345H?12345H 1100H:1345H?12345H ② 除非专门指定，一般情况下，段在存储器中的分配是由操作系统负责的 由逻辑地址获得物理地址的计算公式 物理地址＝段基值X16+偏移量 举例 例1.设(CS)=4232H ,(IP)=66H 举例 例2. 假设 (DS)＝2234H ，EA＝22H 8086的存储体结构  ????8086将1M字节存储体分为两个存储体，每个存储体的容量都是512K字节。 其中和数据总线D15--D8相连的存储体全由奇地址单元组成，称高字节存储体或奇地址存储体， 并用#BHE信号作为选中信号；另一个存储体和数据总线的D7--D0相连，由偶地址单元组成， 称低字节存储体或偶低址存储体，利用A0作为选中信号，显然， 只需A19--A1共19位地址用来作为两个存储体内的单元寻址（如下图所示）。 8086的存储体结构 偶地址部分固定与低8位数据总线（ D7-D0 ）相连； 奇地址部分固定与高8位数据总线（ D15-D8 ）相连； #BHE有效（为0）选中奇体，A0有效（为0），选中偶体； 存储器的访问控制 奇地址字操作 (0000H) 12 (0001H) DE (0002H) 56 (0003H) C4 访问word(0001H)，分为两步，从(0000H)取第一个字的高8位0xDE，再从(0002H)取第二个字的低8位0x56，拼成最终结果0x56DE 8086的存储体结构 访问“对准字”，只需一个总线周期；访问“非对准字”，需两个总线周期 *对准伪操作“EVEN” 对于字数组，为保证其从偶地址开始，可在它面前用EVEN伪操作来达到这一目的，形如： DATA-SEG SEGMENT EVEN WORD-ARRAY DW 100 DUP(?) …… DATA-SEG ENDS 8086的字(WORD)存储结构 地址：B0 B1 B2 B3 B4 B5 B6 数据：11 2B 45 C3 CF F3 DE WORD (0002H) =B3B2=0xC345 低字节内容为最高有效位（MSB, Most Signature Bit） 高字节内容为最低有效位（LSB, Least Signature Bit） 编码方式（Endian） Little