运放自激.docxVIP

运放的自激有多种可能引起:1. 补偿不足. 例如OP37等运放,在设计时,为了提高高频响应,其补偿量较小,当反馈较深时会出现自激现象.通过测量其开环响应的BODE图可知,随着频率的提高,运放的开环增益会下降,如果当增益下降到0db之前,其相位滞后超过180度,则闭环使用必然自激.2. 电源回馈自激.从运算放大器的内部结构分析,他是一个多级的放大电路,一般的运放都由3级以上电路组成,前级完成高增益放大和电位的移动,第2级完成相位补偿功能,末级实现功率放大.如果供给运放的电源的内阻较大,末级的耗电会造成电源的波动,此波动将影响前级的电路的工作,并被前级放大,造成后级电路更大的波动,如此恶性循环,从而产生自激.3. 外界干扰. 确切的说,这并不算自激,但现象和自激相似.输出产生和输入无关的信号.因为我们处于一个电磁波笼罩的环境之中,有50Hz和100Hz的工频干扰,数百Hz的中波广播干扰,数MHz的短波干扰,几十到几百Hz的电视广播和FM广播干扰,1GHz左右的无线通讯干扰等.如果电路设计屏蔽不佳,干扰自然会引入电路,并被放大.如果电路出现自激现象,首先应该判断是哪种原因造成的.第一种自激出现在运放闭环使用,而且增益较低的情况下,一般只有增益小于10的情况下才能出现.其实这种自激最好解决,正确的选择运放即可,对于一些高速运放,其厂家手册中都会注明最低的闭环增益. 与此相反,后两种情况都是在高增益情况下发生,这一点非常重要,可以准确的判断自激的原因.相对而言,后两种自激较难解决,本人不谦虚的说,只有具有一定的模拟电路设计经验,才有可能避免以上情况的发生.基本原则是尽量增加地线的面积,在运放供电印脚附近,一定是附近增加高频退殴电容,采用高频屏蔽等方法消除自激,减小干扰.运放使用中不稳定的原因2010年05月23日 星期日 23:18??? 1．没有按集成运放使用说明中推荐的相位校正电路和参数值进行校正 　　说明书中推荐的补偿方法和参数是通过产品设计和大量实验得出的，对大多数应用是有效的，它考虑了温度、电源电压变化等因素引起的频响特性的变化，并保证具有一定的稳定裕度。　　2．电源退耦不好　　当电源退耦不好时，各放大级的信号电流内阻上的电压降将产生互耦作用，若耦合信号与某级输入信号是同相位时，电路将产生寄生振荡。为此必须重视电源退耦。退耦时除在电源端加接大电容外，还应并接瓷片小电容，因为大电容如电解电容，它本身的分布电感较大，影响退耦效果。　　3．电路连接时的分布电容影响　　由于电路存在分布电容，有时后级的信号会通过分布电容反馈到前级，当此反馈信号与该放大级原输入信号同相位时，也会形成寄生正反馈，从而使电路自激振荡。所以连接电路时，尽量减小分布电容是很重要的，尤其应注意使集成运放的“＋”输人端远离它的输出端。　　4．集成运放负载电容过大的影响　　当集成运放负载电容过大时，整个运放电路的开环频响曲线将发生变化，使电路的相位余量减小，甚至引起自激。若在运放的输出端与外接负载电容之问加接一个小电阻（如数百欧以内），使运放电路与负载电容之间相隔离，则可减轻负载电容的影响。但有时这种改进的效果是有限的。为消除自激振荡，就应减小负载电容，或在集成运放输出端外加输出功率更大的、高频响应更好的输出级电路。　　5．集成运放同相输入端接地电阻太大　　当同相端对地接入很大的电阻，它与运放差模输入端的电容形成一个新的极点，尽管输入端的电容不大，但同相端对地外接电阻较大，则新产生的极点可能接近于或低于交接频率，而使闭环电路自激或电路动态特性变差。解决的简便方法是在同相端对地电阻上并接电容，以形成高频旁路。　　6，集成运放输出端与同相端和调零端之阃存在寄生电容　　在设计印制电路板时，或做电路实验时，曲于引线布置不适当或过长、过近，会带来寄生电容而引起自激。通常在低频电路中，不易出现自激，而在宽带放大器中，应注意消除寄生电容耦合。自激振荡的原因及消除方法2011-04-15 15:54:09 来源:互联网自激振荡的引起,主要是因为集成运算放大器内部是由多级直流放大器所组成,由于每级放大器的输出及后一级放大器的输入都存在输出阻抗和输入阻抗及分布电容,这样在级间都存在R-C相移网络,当信号每通过一级R-C网络后,就要产生一个附加相移.此外,在运放的外部偏置电阻和运放输入电容,运放输出电阻和容性负载反馈电容,以及多级运放通过电源的公共内阻,甚至电源线上的分布电感,接地不良等耦合,都可形成附加相移.结果,运放输出的信号,通过负反馈回路再叠加增到180度的附加相移,且若反馈量足够大,终将使负反馈转变成正反馈,从而引起振荡.(本文转自电子工程世界：/gykz/2011/0415/article_5531.html)一般运放电路会接一个反馈电阻，构成负反馈，原理很简单，想必楼主知