第5单元-时序电路测试方法.pptx

第五单元 时序电路的测试方法时序逻辑电路，简称有限状态机（FSM：Finite State Machine），包含存储单元，输出响应不仅与电路的当前输入有关，还与电路的内部状态和历史状态有关，而且状态都难以直接观察到，因此时序电路的测试远比组合电路复杂。时序电路的测试方法有功能测试法，确定性算法和可测性设计方法。功能测试法验证时序电路是否按逻辑功能或状态表工作，也称自动识别法，是通过施加特定的输入序列来测试FSM事项的功能或状态转换的正确性。自动识别法按状态表生成输入序列，穷举检查FSM所有可能的有故障状态，生成的序列不但能够检测故障，还可诊断出故障。这种测试方法类似于组合电路的穷举测试，优点是不必知道电路的具体实现，只要知道状态转换图或流程表即可，对中大规模集成电路颇有吸引力，对时序机器的检查也很有用处。确定性算法把时序电路按时间分段转换成一系列组合电路，用组合电路的处理方法处理时序电路，然后用基于故障的确定性方法进行测试生成。第五单元 时序电路的测试方法时序电路的检查序列自动识别法确定性测试生成1. 时序电路的检查序列时序电路有故障时，会把FSM从理想的状态M转换到另一个状态Mf，假定FSM总的状态数没有增加，就存在可区分M和Mf的检查序列。一般来讲，给定故障的检查序列包含两个独立的序列：输入序列（IS：Input Sequence）和观察序列（OS：Observation Sequence）。自动识别法是先对FSM施加输入序列，然后观察实际的输出序列，分析是否与理想的输出序列相同。对于无故障的电路，输入序列应先把FSM初始化到已知状态，然后迫使其经历所有的状态转换。因此，输入序列能实现FSM初始化、识别FSM到达的状态和FSM状态之间的转换，对应的就是3中序列：同步序列（SS：Synchronizing Sequence）/引导序列（HS：Homing Sequence ）、鉴别序列（ DS：Distinguish Sequence ）和转换序列（TS：Transition Sequence）。1. 时序电路的检查序列同步序列（SS）：把时序电路设置为已知状态的输入序列。同步序列只关注状态的转换，而不关注输出响应，并非每个时序电路都存在同步序列。引导序列（HS）：把时序电路引导到已知状态的输入序列，该已知状态需由输出序列确认。鉴别序列（DS）：当施加这样的输入序列后，相应的输出序列应能够区分时序电路的初态和末态。转换序列（TS）：引起时序电路状态变化的输入序列。HS和DS都是“加输入序列，观察输出序列”，但HS只观察末态，而DS同时观察初态和末态。SS和TS都是“只加输入序列，不观察输出序列”，但SS处理的初态是未知状态，而TS处理的初态是已知状态。1. 时序电路的检查序列转换序列的推导转换序列通过状态转换树求得，转换树根据状态转换表绘制，其分支终止于重复状态出现时。可以看出是的电路从状态A转换到状态B的最短序列是100，即为转换序列。状态表转换树当前状态下个状态/输出x = 0x = 1AA/0C/1BB/1C/0CD/1C/0DB/0A/11. 时序电路的检查序列同步序列的推导同步序列可用同步树的方法求得，构造方法如下：根据FSM的状态表，将起始状态（初始状态为不确定状态）作为跟，分别把施加输入后所得的状态作为分支记录在响应的树枝下，并依次向下进行。如果所记录新的分支的不确定状态数与靠近的上一层的“根”的不确定状态数其次，则该分支不再向下进行而终止，以S标记。例如，（BC）和（CD）的状态数就是齐次的。当分支为单状态时，同步树完成从根到单状态分支的输入序列就是一个同步序列。1. 时序电路的检查序列同步树状态表同步序列101将FSM从不确定态（ABCD）置为C态。并非所有的时序电路都存在同步时序，不存在同步时序的电路只能用引导时序来设置初始化状态。当前状态下个状态/输出x = 0x = 1AC/1B/0BC/0B/1CD/1C/1DA/1C/0状态表当前状态下个状态/输出x = 0x = 1AB/1D/0BA/0A/1CC/0B/0DD/1C/11. 时序电路的检查序列如果FSM存在同步序列，可通过以下方法初始化到任意理想状态S0：对FSM选择同步序列SS；确定施加SS后FSM的状态为S0 。引导序列的推导任何时序电路都存在引导序列，可用引导树求得。引导树的构造方法与同步树的构造方法相同，但须标明输出序列，以下任一种情况出现时引导树结束。输出序列对应唯一的单状态，对应根到单状态分支的输入序列就是一个引导序列；输出序列对应的状态数与靠近的上一层的“根”的不确定状态数齐次，这种情况下不存在引导序列。1. 时序电路的检查序列引导树状态表所有简化的FSM最少有一个引导序列，紧密连接的FSM的一对有序状态至少有一个转换序列，因此