atmega16中文资料.0002.pdfVIP

ATmega16(L) A-PDF Split DEMO : Purchase from www.A-PDF.com to remove the watermark T/C0 与 T/C1 的预分频 T/C1 与 T/C0 共用一个预分频模块，但它们可以有不同的分频设置。下述内容适用于 T/C1 器 与 T/C0。 内部时钟源 当 CSn2:0 = 1 时，系统内部时钟直接作为 T/C 的时钟源，这也是 T/C 最高频率的时钟源 fCLK_I/O ，与系统时钟频率相同。预分频器可以输出4 个不同的时钟信号 fCLK_I/O/8、 f /64 、 f /256 或 f /1024。 CLK_I/O CLK_I/O CLK_I/O 分频器复位 预分频器是独立运行的。也就是说，其操作独立于 T/C 的时钟选择逻辑，且它由 T/C1 与 T/C0 共享。由于预分频器不受 T/C 时钟选择的影响，预分频器的状态需要包含预分频时钟 被用到何处这样的信息。一个典型的例子发生在定时器使能并由预分频器驱动 (6 CSn2:0 1) 的时候：从计时器使能到第一次开始计数可能花费 1 到 N+1个系统时钟周期， 其中 N 等于预分频因子 (8、 64、 256 或 1024)。 通过复位预分频器来同步 T/C 与程序运行是可能的。但是必须注意另一个 T/C 是否也在 使用这一预分频器，因为预分频器复位将会影响所有与其连接的 T/C。 外部时钟源 由 T1/T0 引脚提供的外部时钟源可以用作 T/C 时钟 clkT1/clkT0 。引脚同步逻辑在每个系统 时钟周期对引脚 T1/T0 进行采样。然后将同步 ( 采样 ) 信号送到边沿检测器。 Figure 38 给出了 T1/T0 同步采样与边沿检测逻辑的功能等效方框图。寄存器由内部系统时钟 clkI/O 的上跳沿驱动。当内部时钟为高时，锁存器可以看作时透明的。 CSn2:0 = 7 时边沿检测器检测到一个正跳变产生一个clkT1 脉冲； CSn2:0 = 6 时一个负跳 变就产生一个 clkT0 脉冲。 Figure 38. T1/T0 引脚采样 Tn D Q D Q D Q Tn_sync (To Clock Select Logic) LE clk