中国工业劳动生产率增长率的省域比较_基于DEA的经验分析.doc

中国工业劳动生产率增长率的省域比较_基于DEA的经验分析.doc

  1. 1、本文档共3页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
中国工业劳动生产率增长率的省域比较_基于DEA的经验分析

Ⅰ.VHDL源程序 LIBRARY ieee; USE ieee.std_logic_1164.ALL; USE ieee.std_logic_unsigned.ALL; ENTITY scan8 IS PORT( clk_scan:IN std_logic; en:OUT std_logic; no1_bcd,no2_bcd,no3_bcd,no4_bcd:IN std_logic_vector(3 DOWNTO 0); no5_bcd,no6_bcd,no7_bcd,no8_bcd:IN std_logic_vector(3 DOWNTO 0); sel:OUT std_logic_vector(2 DOWNTO 0); dout:OUT std_logic_vector(6 DOWNTO 0)); END scan8; ARCHITECTURE behave OF scan8 IS SIGNAL s1:std_logic_vector(2 DOWNTO 0); SIGNAL bcd_out:std_logic_vector(3 DOWNTO 0); BEGIN PROCESS(clk_scan) BEGIN IF clk_scanevent AND clk_scan=1 THEN s1=s1+1; END IF; END PROCESS; PROCESS(s1) BEGIN CASE s1 IS WHEN 000=bcd_out=no1_bcd; WHEN 001=bcd_out=no2_bcd; WHEN 010=bcd_out=no3_bcd; WHEN 011=bcd_out=no4_bcd; WHEN 100=bcd_out=no5_bcd; WHEN 101=bcd_out=no6_bcd; WHEN 110=bcd_out=no7_bcd; WHEN 111=bcd_out=no8_bcd; WHEN OTHERS=bcd_out=0000; END CASE; END PROCESS; PROCESS(bcd_out) BEGIN CASE bcd_out IS WHEN 0000=dout=0111111; WHEN 0001=dout=0000110; WHEN 0010=dout=1011011; WHEN 0011=dout=1001111; WHEN 0100=dout=1100110; WHEN 0101=dout=1101101; WHEN 0110=dout=1111101; WHEN 0111=dout=0000111; WHEN 1000=dout=1111111; WHEN 1001=dout=1101111; WHEN OTHERS=dout=1111001; END CASE; END PROCESS; en=0; sel=s1; END behave; Ⅱ.仿真波形 Ⅲ.元件符号 Ⅳ.实验体会 先把程序设计好,然后就根据程序编辑波形图。进一步对六位扫描数码显示器认识,了解其过程,实现程序的功能。设计前面完成的六进制计数器、3-8译码器、BCD七段译码器设计和24选4多路数据开关集成在一起,实现两个6位的扫描数码显示器。 《可编程逻辑器件的设计与仿真》 实 验 报 告 3 《可编程逻辑器件的设计与仿真》 实 验 报 告 实验项目 实验八 VHDL语言的组合电路设计(6位扫描数码显示器) 实验目的 1.学习功能集成的设计方法; 2.设计6位扫描数码显示器。 实验器材 PC机,MAX +Plus II 10.2 授课形式 集中训练 任课教师:彭铁牛 实验时间:2012-05-08 实 验 说 明 设计将前面完成的六进制计数器、3-8译码器、BCD七段译码器设计和24选4多路数据开关集成在一起,实现两个6位的扫描数码显示器。 设计要求: ① 输入24选4数据开关的VHDL文件,并进行仿真;

文档评论(0)

cgtk187 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档