飞思卡尔单片机增强型捕捉定时器ECT结构.docVIP

ECT模块 该模块的时钟频率设置：自由运行定时器是该模块核心，其工作频率直接决定IC/OC和脉冲计数器的分辨能力。定时器的输入时钟是通过PACTL寄存器的CLK0、CLK1（0、1、2、3）位来决定，分别选择预分频器时钟、PACLK、PACLK/256、PACLK/65536作为自由定时器的时钟源。注：PACLK为总线时钟/64。 增强型捕捉定时器ETC，计数器可以自由运行计数（做为自由运行定时器）或预置数，可以停止或清除计数器计数；定时器溢出可以引发中断，每路通道的输入捕捉和输出比较也可以引发中断。下图为ETC的中断源。 其对应的中断向量如下： $FFEE, $FFEF Enhanced C