原创力文档- 1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
- 2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
- 3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
proE的config配置文件中文解释accuracy_lower_bound 0.0001 !环境 输入一个精确值来覆盖缺省下限。上限固定为0.01。相对精度的最小值是1E-06。 acis_out_version 5 !数据交换 允许用户选择ACIS 输出版本。4, 5 activate_sketch_with_dflt no !特征 yes-使用系统缺省设置自动激活草绘器。 add_lower_level_comps_to_layer no !层设置 此选项为yes将取消选中当前偏好层选项，此选项允许将低级元件添加到顶级层中。 add_weld_mp no !焊接 Yes -计算质量属性
文档评论（0）